一种采用LIGBT输出级的集成电路制造技术

本发明专利技术涉及一种采用ＬＩＧＢＴ输出级的集成电路，其包括控制电路以及ＬＤＭＯＳ输出级与ＬＩＧＢＴ输出级，所述ＬＤＭＯＳ输出级与ＬＩＧＢＴ输出级的栅极与控制电路连接，其中在电位相同时，所述ＬＤＭＯＳ输出级的源极与ＬＩＧＢＴ输出级的阴极连接，所述ＬＤＭＯＳ输出级的漏极与ＬＩＧＢＴ输出级的阳极连接。由于ＬＤＭＯＳ器件耐压与导通电阻之间的矛盾，使ＬＤＭＯＳ作为集成电路输出级时，具有较大的导通电阻，增加了集成电路输出级的导通损耗。本发明专利技术采用具有电导调制效应的ＬＩＧＢＴ输出级，降低输出级单位面积的导通电阻，提高输出级单位面积的电流能力，从而减小集成电路面积及节约芯片成本。

【技术实现步骤摘要】

本专利技术涉及半导体功率器件和集成电路，更具体地说，涉及一种采用 LIGBT输出级的集成电路。
技术介绍
高压功率集成电路将高压J方率器件与低压控制和保护电路单片集成，减少 了系统中的元件数、互连数和焊点数，不仅提高了系统的可靠性、稳定性，而 且减少了系统的功耗、体积、重量和成本。横向双扩散金属氧化物半导体场效 应晶体管LDMOS由于器件所有电极均位于芯片表面，易于通过内部连接实现 与低压器件和电路的单片集成，并且其驱动电路简单，使之广泛应用于高压功 率集成电路中。然而，由于LDMOS器件耐压与导通电阻之间的矛盾，使 LDMOS作为集成电路输出级时，具有较大的导通电阻，增加了集成电路输出 级的导通损耗。图1示出了采用LDMOS输出级的集成电路。其中1是控制电路，2是 LDMOS低压源极区，3是LDMOS高压漏极区。该结构低压源极区2将高压 漏极区3包围，使得高压被隔离在LDMOS内部。由于LDMOS器件耐压与导 通电阻之间的矛盾，使得输出级工作在高压大电流时，需采用较大的LDMOS 器件面积。总的来说，需要降低输出级的导通电阻，目前的做法通常是采用多 个LDMOS器件并联以及采用较大的LDMOS器件面积，这样无疑会增加集成 电路的面积而提高芯片的成本。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的上述采用多个LDMOS 器件并联以及采用较大的LDMOS器件面积，因而增加集成电路的面积和提高芯片成本的缺陷，提供一种采用LIGBT输出级的集成电路。本专利技术解决其技术问题所采用的技术方案是构造一种采用LIGBT输出 级的集成电路，其包括控制电路以及LDMOS输出级与LIGBT输出级，所述 LDMOS输出级及LIGBT输出级的栅极与控制电路连接，其中在电位相同时，所述LDMOS输出级的源极与LIGBT输出级的阴极连接， 所述LDMOS输出级的漏极与LIGBT输出级的阳极连接。在本专利技术所述的集成电路中，所述控制电路以及LDMOS输出级与LIGBT 输出级设置于集成电路模块上。在本专利技术所述的集成电路中，所述LDMOS输出级包括栅极区、低压源极 区及高压漏极区，所述LIGBT输出级包括栅极区、低压阴极区及高压阳极区。在本专利技术所述的集成电路中，所述LDMOS输出级的低压源极区与LIGBT 输出级的低压阴极区在电位不同时不共用。在本专利技术所述的集成电路中，所述LDMOS输出级的低压源极区与LIGBT 输出级的低压阴极区在电位相同时共用，所述LDMOS输出级的高压漏极区与 LIGBT输出级的高压阳极区交替构成。在本专利技术所述的集成电路中，所述LDMOS输出级的高压漏极区与LIGBT 输出级的高压阳极区的宽度相同或者不相同。在本专利技术所述的集成电路中，所述LDMOS输出级与LIGBT输出级为N 型沟道器件或者P型沟道器件。在本专利技术所述的集成电路中，所述集成电路模块由硅材料、绝缘体硅、氮 化硅或者碳化硅制成。实施本专利技术的采用LIGBT输出级的集成电路，具有以下有益效果利用 LIGBT输出级的电导调制效应降低集成电路输出级的导通电阻，提高输出级 的电流能力，解决了传统LDMOS输出级耐压与导通电阻之间的矛盾；在相同 功率处理能力时，采用LIGBT输出级的集成电路面积较采用LDMOS输出级 的集成电路面积降低，因此利用本专利技术可以制作各种性能优良的高压、高速、 低导通损耗的集成电路。附图说明下面将结合附图及实施例对本专利技术作进一步说明，附图中图1是采用LDMOS输出级的集成电路的示意图2是采用LIGBT输出级的集成电路的一个实施例的逻辑框图3是本专利技术的集成电路的第一实施例的结构示意图4是本专利技术的集成电路的第二实施例的结构示意图5是本专利技术的集成电路的第三实施例的结构示意图。具体实施例方式为了使本专利技术所要解决的技术问题、技术方案及有益效果更加清楚明白， 以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描 述的具体实施例仅用以解释本专利技术，并不用于限定本专利技术。本专利技术的核心在于，提供一种采用横向绝缘栅双极型晶体管LIGBT (Lateral Insulated-Gate Bipolar Transistor)输出级的集成电路结构。与传统技 术相比，其采用LIGBT作为功率集成电路的输出级，利用电导调制效应降低 电路输出级的导通电阻，提高输出级的电流能力，从而解决传统LDMOS输出 级耐压与导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级 的集成电路面积较采用LDMOS输出级的集成电路面积减小。如图2所示，图中示出了本专利技术的采用LIGBT输出级的集成电路的一个 实施例。所示的集成电路包括控制电路1以及LDMOS输出级6与LIGBT输 出级7， LDMOS输出级6及LIGBT输出级7的栅极与控制电路1连接。其中， 在电位相同时，LDMOS输出级6的源极与LIGBT输出级7的阴极连接， LDMOS输出级6的漏极与LIGBT输出级7的阳极连接。本专利技术利用LIGBT 器件的电导调制效应降低输出级单位面积的导通电阻，提高输出级单位面积的 电流能力，从而减小集成电路面积，节约芯片成本。如图3所示，所示的控制电路1以及LDMOS输出级6与LIGBT输出级 7设置于集成电路模块上。LDMOS输出级6包括栅极区、低压源极区2及高 压漏极区3， LIGBT输出级7包括栅极区、低压阴极区4及高压阳极区5。从图中可以看出，LDMOS输出级6的栅极区、源极区2和漏极区3分别独立于 LIGBT输出级7的栅极区、阳极区4和阴极区5。然而，需要注意的是1、 上述LDMOS低压源极区2和LIGBT低压阴极区4在电位相同时，可 短接在一起，进一步縮小芯片面积，其中LIGBT低压阴极区4和LDMOS低 压源极区2共用LDMOS低压源极区2，如图4所示；2、 上述LDMOS和LIGBT输出级的各电极电位均相同时，可采用如爵5 所示的集成电路结构。LIGBT低压阴极区4和LDMOS低压源极区2共用 LDMOS低压源极区2， LDMOS高压漏极区3和LIGBT高压阳极区5交替构 成，其中LDMOS高压漏极区3和LIGBT高压阳极区5的宽度可以相同，也 可以不同。本专利技术的采用LIGBT输出级的集成电路利用电导调制效应降低集成电路 输出级的导通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与 导通电阻之间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电 路面积较采用LDMOS输出级的集成电路面积降低。这里以高压N型沟道器 件为例(如图2所示)，说明本专利技术的工作原理。由于器件所有电极均位于芯片表面，易于通过内部连接实现与低压器件和 电路的单片集成；并且由于输出级采用MOS栅结构，其驱动电路简单。采用 LIGBT作为集成电路的输出级，利用电导调制效应降低集成电路输出级的导 通电阻，提高输出级的电流能力，解决传统LDMOS输出级耐压与导通电阻之 间的矛盾。在相同功率处理能力时，采用LIGBT输出级的集成电路面积较采 用LDMOS输出级的集成电路面积降低。LDMOS输出级6和LIGBT输出级7的栅极由控制电路1的输出信号控 制，LDMOS6和LIGBT7的栅极可以短接在一起，也可以由控制电路1的不 同输出信号控制。LDMOS输出级6的漏本文档来自技高网...

【技术保护点】
一种采用ＬＩＧＢＴ输出级的集成电路，其特征在于，包括控制电路（１）以及ＬＤＭＯＳ输出级（６）与ＬＩＧＢＴ输出级（７），所述ＬＤＭＯＳ输出级（６）及ＬＩＧＢＴ输出级（７）的栅极与控制电路（１）连接，其中　在电位相同时，所述ＬＤＭＯＳ输出 级（６）的源极与ＬＩＧＢＴ输出级（７）的阴极连接，所述ＬＤＭＯＳ输出级（６）的漏极与ＬＩＧＢＴ输出级（７）的阳极连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：乔明，赵磊，张波，
申请(专利权)人：深圳市联德合微电子有限公司，
类型：发明
国别省市：94[中国|深圳]