半导体集成电路、以及信号传输电路制造技术

实现半导体集成电路性能的最佳化以及降低消耗功率的半导体集成电路、半导体集成电路的控制方法以及信号传输电路。该半导体集成电路、半导体集成电路的控制方法以及信号传输电路中，各个功能电路块（４００ａ至４００ｎ）由形成在硅－绝缘体结构的硅衬底上的金属绝缘半导体晶体管构成，并具有至少一组由高电位端电位、低电位端电位、Ｐ沟道金属绝缘半导体晶体管的衬底电位以及Ｎ沟道金属绝缘半导体晶体管的衬底电位构成的电位组，多个电源布线对所述电位组所包含的各个电位提供电压，控制器（２００）决定分别对所述多个电源布线产生的电压的值，并指示电源控制ＩＣ（３００）产生所决定的值的电压，电源控制ＩＣ（３００）基于控制器（２００）的指示，分别对所述多个电源布线产生电压。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路、其控制方法以及信号传输电路。尤其涉及 实现高速动作和低功耗的半导体集成电路。
技术介绍
近年来，强烈需要实现半导体集成电路的高速化及低功耗化。为了实现 半导体集成电路的高速化，已知是除了将半导体电路微细化而使金属绝缘半 导体(Metal Insulated Semiconductor,金属绝缘半导体)晶体管或者MOS(Metal Oxide Semiconductor,金属氧化物半导体)晶体管的栅极长度变短之外，降低 阈值电压是非常有效的。然而，如果将阈值电压设定得太低，则作为流动在MOS晶体管的源极 与漏极之间的不必要的电流的亚阈值漏电流增大，由此产生半导体集成电路 的消耗功率变得非常大的问题。以往，使各自的P沟道MOS晶体管的衬底电位(Vbp)以及各自的N沟道 MOS晶体管的衬底电位(Vbn)共用，对高速单元(cell )增大高电位端电位(Vdd) 与低电位端电位(Vss)之间的电位差，而对低功率单元减小电源电压的方法为 众所周知(例如，专利文献l的图1)。也就是说，通过对高速单元施加较大的电源电压，同时正向地施加衬底 偏压，由此将阈值电压设定为较本文档来自技高网...

【技术保护点】
一种半导体集成电路，由形成在硅－绝缘体结构的硅衬底上的金属绝缘半导体晶体管构成，包括：　电路块，具有至少一组由高电位端电位、低电位端电位、Ｐ沟道金属绝缘半导体晶体管的衬底电位以及Ｎ沟道金属绝缘半导体晶体管的衬底电位构成的电位组；　 　多个电源布线，对所述电位组所包含的各个电位提供电压；　电源控制单元，分别对所述多个电源布线产生电压；以及　控制器，决定分别对所述多个电源布线产生的电压的值，并指示所述电源控制单元产生所决定的值的电压，其中，　所述控制器对 所述电位组的电位进行调整，以使所述电路块的开关电压成为规定的值。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：伊藤稔，志村秀吉，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]