输出控制电路和输出电路制造技术

一种输出控制电路和输出电路，所述输出控制电路包括：电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电压源的输入信号转换为对应于第二电压源的输出信号；控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上电控制单元的输出。在第一电压源还未上电、第二电压源已经上电时，所述输出控制电路使输出电路的输出为高阻抗状态，以此减小产生漏电流的可能性。

【技术实现步骤摘要】

本专利技术涉及集成电路设计，特别是涉及一种输出控制电路和输出电路。
技术介绍
随着集成电路的性能和器件密度的提高，器件的特征尺寸日益减小，小 尺寸器件通常需要低的工作电源，有时这些小尺寸器件组成的电路会和已有 的大尺寸器件组成的电路进行连接或协同工作，在这种情况下，需要电压转 换电路将信号从小尺寸器件的较低工作电源电压转换到大尺寸器件的较高工 作电源电压。请参考图6，其为现有的一种输出电路的结构示意图，输入信号IN1、 IN2 来自于小尺寸器件组成的电路，其是由较低的电压源供电，例如，1.2V的核 心电压源(core voltage)。输出端PAD由大尺寸器件(反相器INV1、 INV2、 输出PMOS管MP7、输出NMOS管MN7)组成的输出电路输出，其是由较高的 电压源VDD2供电，例如，3.3V的输入输出电压源(10 voltage)。当输入信号 IN1、 IN2的电压值为1.2V时，是不足以驱动输出电路的大尺寸器件的，输入 信号IN1、 IN2的逻辑值也就无法正确的输出到输出端PAD，因此，在输入信 号和输出电路之间需要加入电压转换电路4，将输入信号IN1、 IN2的电压值提 升到可以驱动输出电路的电压值，例如3.3V。通常，具有多电压源的集成电路在上电时，有一定的上电顺序，多个电 压源不会同时达到预定的电压值，例如，图7所示的IO电压源VDD2会先达到 3.3V,在一段时间T之后，核心电压源VDD1才达到1.2V,在这段时间T中，电 压转换电路4的输出状态会不确定或者输出不稳定，使得输出端PAD输出状态 会不确定或者不稳定，从而产生漏电流。为此，图6所示的电路在输出PMOS管MP7、输出NMOS管MN7前加入了上拉PMOS管MP8和下拉NMOS管MN8， 上拉PMOS管MP8的栅极由控制信号CTl控制，下拉NMOS管MN8的栅极由控 制信号CT2控制，控制信号CT1、 CT2如图7所示，在IO电压源VDD2已经上电、 核心电压源VDD1还未上电的时间T内，控制信号CT1、 CT2使上拉PMOS管 MP8、下拉NMOS管MN8打开，以使输出PMOS管MP7、输出NMOS管MN7关 闭，这样在输出PMOS管MP7、输出NMOS管MN8上就不会有漏电流，输出端 PAD为高阻抗状态。在IO电压源VDD2、核心电压源VDD1都上电后，控制信 号CT1、 CT2使上拉PMOS管MP8、下拉NMOS管MN8关闭，以使输出PMOS 管MP7、输出NMOS管MN7正常工作。但是，图6所示的电路在IO电压源VDD2已经上电、核心电压源VDD1还未 上电的时间T内，如果上拉PMOS管MP8、下拉NMOS管MN8的上拉、下拉能 力不够强，就会与连接在电压转换电路4和上拉PMOS管MP8、下拉NMOS管 之间的逻辑电路中的器件发生竟争，而导致节点G1、 G2的逻辑状态不确定。 具体来说，如果电压转换电路4输出0，那么下拉NMOS管MN8就会与反相器 INV2中的PMOS管发生竟争而使节点G2的逻辑状态不确定；如果电压转换电 路4输出1,那么上拉PMOS管MP8就会与反相器INV1中的NMOS管发生竟争而 使节点G1的逻辑状态不确定，节点G1、 G2的逻辑状态不确定都可能在输出 PMOS管MP7、输出NMOS管MN8上产生漏电流，因此，图6所示的电路在I0 电压源VDD2已经上电、核心电压源VDD1还未上电时，输出端PAD不能确保 为高阻态，电路中还是可能会有漏电流产生。
技术实现思路
本专利技术解决的问题是，提供一种输出控制电路和输出电路，以此减小产 生漏电流的可能性。为解决上述问题，本专利技术提供一种输出控制电路，包括 电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电7压源的输入信号转换为对应于第二电压源的输出信号；控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源 未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制 信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上 电控制单元的输出。可选的，所述电压转换单元包括第一、第二、第三PMOS管和第一、 第二、第三NMOS管，其中，所述输入信号从第一 NMOS管、第三PMOS 管和第三NMOS管的栅极输入，所述输出信号从第二 PMOS管、第二 NMOS 管的漏极输出、并从第一 PMOS管的栅才及输入，所述第二 PMOS管的棚-4及连 接第一PMOS管、第一NMOS管的漏极，所述第二 NMOS管的栅极连接第 三PMOS管、第三NMOS管的漏极，所述第一、第二、第三NMOS管的源 极连接第三电压源，所述第一、第二 PMOS管的源极连接第二电压源，所述 第三PMOS管的源极连接第 一 电压源。可选的，所述控制单元包括第四、第五、第六PMOS管和第四、第五、 第六NMOS管，其中，所述第四NMOS管、第六PMOS管和第六NMOS管 的栅极连接第一电压源，所述控制信号从第五PMOS管、第五NMOS管的漏 极输出、并从第四PMOS管的栅极输入，所述第五PMOS管的栅极连接第四 PMOS管、第四NMOS管的漏极，所述第五NMOS管的4册极连接第六PMOS 管、第六NMOS管的漏极，所述第四、第五、第六NMOS管的源极连接第三 电压源，所述第四、第五、第六PMOS管的源极连接第二电压源。可选的，所述上电控制单元包括控制NMOS管，源极连接所述第三电 压源、漏极连接所述电压转换单元的输出端，所述控制单元的控制信号的反 相信号从所述控制NMOS管的栅极输入。可选的，所述上电控制单元包括控制PMOS管，源极连接所述第二电8压源、漏极连接所述电压转换单元的输出端，所述控制单元的控制信号从所 述控制PMOS管的栅极输入。 -为解决上述问题，本专利技术提供一种输出电路，包括输出控制单元和连 接所述输出控制单元的输出单元，其中，在第一电压源未上电、第二电压源已上电时，所述输出控制单元输出确 定的逻辑值，控制所述输出单元的输出为高阻抗状态；在第一电压源、第二电压源已上电时，所述输出控制单元将对应于第一 电压源的输入信号转换为对应于第二电压源的输出信号，所述输出单元输出 与所述输出控制单元的输出信号对应的逻辑值。可选的，所述输出控制单元包括控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；第一电压转换单元，在第一电压源、第二电压源已上电时，将对应于第 一电压源的第一输入信号转换为对应于第二电压源的第一输出信号；第一上电控制单元，输出端连接所述第一电压转换单元的输出端，在第 一电压源未上电、第二电压源已上电时，所述第一上电控制单元在所述控制 单元输出控制信号时输出确定的逻辑值，所述第一电压转换单元的输出信号 的逻辑值为所述第一上电控制单元的输出；第二电压转换单元，在第一电压源、第二电压源已上电时，将对应于第 一电压源的第二输入信号转换为对应于第二电压源的第二输出信号；第二上电控制单元，输出端连接所述第二电压转换单元的输出端，在第 一电压源未上电、第二电压源已上电时，所述第二上电控制单元在所述控制 单元输出控制信号时输出确定的逻辑值，所述第二电压转换单元的输出信号 的逻辑值为本文档来自技高网...

【技术保护点】
一种输出控制电路，其特征在于，包括：　电压转换单元，在第一电压源、第二电压源已上电时，将对应于第一电压源的输入信号转换为对应于第二电压源的输出信号；　控制单元，在第一电压源未上电、第二电压源已上电时，输出控制信号；　上电控制单元，输出端连接所述电压转换单元的输出端，在第一电压源未上电、第二电压源已上电时，所述上电控制单元在所述控制单元输出控制信号时输出确定的逻辑值，所述电压转换单元的输出信号的逻辑值为所述上电控制单元的输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：俞大立，陈先敏，程惠娟，马丽娜，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]