一种解决上电过快的方法及其电路技术

一种解决上电过快的电路，包括带隙基准源、放大器、ＰＭＯＳ管、输入电压、输出电压和分压器，还包括可提升晶体管和ＰＵＤＣ电路，其中带隙基准源与放大器相连接；放大器的一端连接ＰＭＯＳ管，另一端和分压器相连接；可提升晶体管的一端连接在放大器和ＰＭＯＳ管之间，另一端与输入电压相连接；ＰＭＯＳ管的一端与输入电压相连接，另一端与分压器相连接；输出电压连接在ＰＭＯＳ管和分压器的中间。该电路的输出电压更加稳定，能够保证芯片的安全。

【技术实现步骤摘要】

本专利技术涉及快速上电领域，尤其涉及一种解决上电过快的方法和电路。
技术介绍
在热插拔系统中都利用稳压器来解决上电过快带来的电压波动，调整输出 电压，使其尽可能的稳定，但是其效果往往很不理想。以最常用的稳压器为例，如图2所示的电絲4莫块中，如果输入电压上升过 快，而带隙基准源和放大器还没有处于正常的工作状态，此时PMOS管(P沟 道绝缘栅场效应管)的门处于一个不稳定的状态，输出电压相应的也不稳定， 甚至PMOS管的门会处于"0"的状态，此时PMOS管相当于断开，输出电压 就会产生一个很大的尖峰脉沖，导致芯片被永久的损坏，其输入电压和输出电 压的示意图如图1所示。通常的情况下，我们会在该电路的电源和输入电压之间增加一个电容和电 阻，来解决上述问题，如图3所示，利用电阻和电容组成的电路，使得输出适 当延迟。但是很明显，在该电路上增加一个小的电阻时，当上电过快时，由于 电压极不稳定，所以电路中电流也很不稳定，当有一个较大电流通过时，容易 将电阻烧坏，那么整个电路将会报废，同样增加额外的元件，会导致成本增加。
技术实现思路
本专利技术为了使输出电压更加稳定，并保证从上电到电源稳定的过程中输出 为o,提供了了一种解决上电过快的方法与电路。一种解决上电过快的电路，包括带隙基准源、放大器、PMOS管、输入电 压、输出电压和分压器，还包括可提升晶体管和PUDC电路，其中带隙基准源 与放大器相连接；放大器的一端连接PMOS管，另一端和分压器相连接；可提 升晶体管的一端连接在放大器和PMOS管之间，另一端与输入电压相连接；PMOS管的一端与输入电压相连接，另一端与分压器相连接；输出电压连接在 PMOS管和分压器的中间。其中PUDC电路为三个晶体管并联后与电阻和电容串联构成回路，利用电 阻和电容的自身特性来产生PUDC信号，实现系统的延迟，可提升晶体管在 PUDC信号的控制下来控制PMOS管的断开与连接。一种利用该电路来解决上电过快的方法，包括以下步骤1、 在输入电压上升的过程中，由于PUDC信号自身的延迟，此时PUDC信 号输出的电压仍然为0，使得晶体管栅极输入电压为0,此时晶体管被拉升，处 于连接状态，则对应的PMOS管处于正常的工作状态，此时整个电路的输出电 压近似为0;2、 当输出电压趋于稳定时，此时PUDC信号为高电平，此时提升的晶体管 被断开，对应PMOS管处于被强制关闭的状态，整个电路的输出为正常值。本专利技术由于采用了上述方法，使之与现有技术相比，具有以下优点和积极 效果1、 本专利技术釆用了 PUDC电路，能够实现有效的延迟，保证输入电压的稳定 输出；2、 本专利技术增加了 一个可提升晶体管，在PUDC信号的作用下，实现对PMOS 管的控制。附图说明图1为改进前的热插拔系统中的输入电压和输出电压示意图； 图2为改进前热插拔系统的稳压器工作示意图； 图3为常用的延迟电路图； 图4为改进后的稳压器电路图； 图5为PUDC信号电路图6为改进后稳压器的输入电压，PUDC信号和输出电压示意图。 具体实施例方式本专利技术提供了一种解决上电过快电路以及方法，以稳压器为例，但本专利技术不限于稳压器，如图4所示，包括带隙基准源、放大器、PMOS管、输入电压、 输出电压和分压器，还包括可提升晶体管和PUDC电路，其中带隙基准源与放 大器相连接；放大器的一端连接PMOS管，另一端和分压器相连接；可提升晶 体管的一端连接在放大器和PMOS管之间，另一端与输入电压相连接；PMOS 管的一端与输入电压相连接，另一端与分压器相连接；输出电压连接在PMOS 管和分压器的中间。该稳压器主要利用PUDC (Power-up Detect Circuit,上电侦测电路)信号来 控制晶体管Ml的连接和断开，从而实现对控制PMOS管，进而实现对输出的 控制，其具体的方法步骤为1、 在输入电压上升的过程中，由于PUDC信号自身的延迟，此时PUDC信 号输出的电压仍然为0，使得晶体管M1栅极电压为0，晶体管处于被拉升的状 态，此时晶体管Ml断开，则对应的PMOS管的栅极电压大于其阈值电压，则 PMOS管处于正常的工作状态，保证整个电路的输出电压近似为0;2、 当输出电压逐渐趋于稳定时，PUDC电路的输出为高电平，此时Ml的 栅极电压大于其阈值电压，晶体管Ml处于正常工作的状态，则对应的PMOS 管的栅极电压小于阈值电压，PMOS管处于断开的状态，整个电路的输出为正 常值。其中产生PUDC信号的电路如图5所示，三个晶体管并联后与电阻和电容 串联构成回路，其本质上就是利用电阻和电容其本身特性产生的延迟，来控制 PUDC信号的输出，其具体的输出延迟的时间，可根据不同的芯片来进行设计， 不同的芯片其需要的延迟时间是不同的，此时只需调整电阻R和电容C的数值 就可实现。在快速上电过程中，当输入电压从零到达稳定值时，往往会有比较大的波 动，则对应的输出电压从零到稳定值之前，往往也会有比较大的波动，有时甚 至会产生一个很大的尖峰电流，如果直接向芯片提供输出电压的话，会存在损 坏芯片的风险，所以必须保证在输入电压到达稳定之前，稳压器的输出为是"O"。 由于传输系统自身的延迟特性，当输入电压到达稳定值以后，输出电压也会在 一个较小的延迟后，趋于稳定，此时才能将稳定的电压输出给芯片。如图6所示，PUDC信号相对于输入电压来说有一个延迟，即在输入电压从50上升到稳定值的时候，PUDC信号的电压在自身延迟的作用下，在一个适当的 延迟之后才从O到达稳定值；并保证在输入电压上升的过程中，输出为0，输出 电压相对于PUDC信号也有一个启动时间的延迟，来保障当输出稳定时，稳压 器才输出电压，保护芯片。使用该稳压器能保证输出电压的稳定，能稳定的向芯片提供输入电压，保 护芯片。本实施例中所提到的稳压器只是本专利技术 一种解决上电过快的方法与电路的 一个具体实施例，本专利技术所要保护的范围不限于稳压器， 一切能解决上电过快 的电路及其方法都在本专利技术范围之内。权利要求1、一种解决上电过快的电路，包括带隙基准源、放大器、PMOS管、输入电压、输出电压和分压器，其特征在于该稳压器还包括可提升晶体管和PUDC电路，其中带隙基准源与放大器相连接；放大器的一端连接PMOS管，另一端和分压器相连接；可提升晶体管的一端连接在放大器和PMOS管之间，另一端与输入电压相连接；PMOS管的一端与输入电压相连接，另一端与分压器相连接；输出电压连接在PMOS管和分压器的中间。2、 如权利要求1所述的一种解决上电过快的电路，其特征在于所述的PUDC电 路为三个晶体管并联后与电阻和电容串联构成回路，利用电阻和电容的自身特 性来产生PUDC信号，实现系统的延迟。3、 如权利要求1所述的一种解决上电过快的电路，其特征在于所述的可提升晶 体管在PUDC信号的控制下来控制PMOS管的断开与连接。4、 一种利用权利要求1所述的解决上电过快的电路来解决上电过快的方法，其 特征在于，该方法包4舌1) 、在输入电压上升的过程中，由于PUDC信号自身的延迟，此时PUDC信号 输出的电压仍然为0，使得晶体管栅极输入电压为0，此时晶体管被拉升，处于 连接状态，则对应的PMOS管处于正常的工作状态，此时整个电^各的输出电压 近似为0;2) 、当输出电压趋于稳定时，本文档来自技高网...

【技术保护点】
一种解决上电过快的电路，包括带隙基准源、放大器、ＰＭＯＳ管、输入电压、输出电压和分压器，其特征在于该稳压器还包括可提升晶体管和ＰＵＤＣ电路，其中带隙基准源与放大器相连接；放大器的一端连接ＰＭＯＳ管，另一端和分压器相连接；可提升晶体管的一端连接在放大器和ＰＭＯＳ管之间，另一端与输入电压相连接；ＰＭＯＳ管的一端与输入电压相连接，另一端与分压器相连接；输出电压连接在ＰＭＯＳ管和分压器的中间。

【技术特征摘要】

【专利技术属性】
技术研发人员：俞大立，程惠娟，崔杰，李怀兆，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：31[中国|上海]