数字比较电路制造技术

一种检测第一个数大于第二个数的数字比较电路包括补码电路、第一进位逻辑电路和多个第二进位逻辑电路。通过对第二个数的各个位求反，补码电路产生第二个数的补码。通过对第一个数的最低有效位和第二个数的补码的最低有效位执行逻辑ＡＮＤ操作，第一进位逻辑电路产生最低有效位的进位信号。多个第二进位逻辑电路被串联耦合每一进位逻辑电路产生对应位的进位信号，接收在第一个数的第二个低有效位到最高有效位中的对应位。（*该技术在2014年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及一种比较电路，尤其是涉及一种数字比较电路。数字比较电路把用数字表示的二个数的数值(magnitude)进行比较。为了更方便地进行解释，将描述一个二进制的四位数的比较电路。这里，二个四位数A和B分别被表示为(A0，A1，A2，A3)和(B0，B1，B2，B3)，其最有效位是A0(或B0)，而最低有效位是A3(或B3)。首先，下面将描述组成通常的数字比较电路的基本输入/输出关系。(贯穿本说明，我们假定逻辑运算符“∨”表示逻辑OR操作，并用OR门实现。“∧”表示逻辑AND操作，并由AND门实现，“⊙”表示符合，并且由符合门(coincidencegate)实现。)如果四位数A和B是相同的(符合)，那末，语句(A0⊙B0)∧(A1⊙B1)∧(A3⊙B3)是真，这就是说(A＝B)＝(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3⊙B3)……(1)其次，如果四位数A大于四位数B，那末，下面的语句是真的(A0＞B0)∨｛(A0⊙B0)∧(A1＞B1)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2＞B2)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2＞B2)∧(A3＞B3)｝同时，在比较一位数A0和B0时，如果A0大于B0，那末A0就等于1，而B0等于0。也就是说，关系式A0＞B0能够被表示为A0∧B0′。另外，关系式(A0⊙B0)能够被表示为(A0 B0)或者(A0∧B0)∨(A0′∧B0′)，而关系式(A0 B0)能够被表示为(A0∧B0′)∨(A0′∧B0)。这里，逻辑运算符“′”表示逻辑非(inversion)。因此，我们可以说(A＞B)＝(A0∧B0′)∨｛(A0⊙B0)∧(A1∧B1′)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2∧B2′)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3∧B3′)｝…(2)相应地，如果四位数A小于四位数B，那末，下面保持真值(A0＜B0)∨｛(A0⊙B0)∧(A1＜B1)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2＜B2)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3＜B3)｝因此，我们可以说(A＜B)＝(A0′∧B0)∨｛(A0⊙B0)∧(A1′∧B1)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2′∧B2)｝∨｛(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3′∧B3)｝…(3)上面的表达式(1)、(2)和(3)被转换成能够用电路实现的等价的门功能。附附图说明图1说明常规的检测A＞B情况的数字比较电路，用表达式(2)实现该比较电路。在上面的等式(2)中，假定(A0∧B0′)＝L1′，(A0⊙B0)∧(A1∧B1′)＝L2′，(A0⊙B0)∧(A1⊙B1)∧(A2∧B2′)＝L3′，以及(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3∧B3′)＝L4′，那末(A＞B)＝L1′∨L2′∨L3′∨L4′＝(L1′∨L2′∨L3′∨L4′)″＝(L1∧L2∧L3∧L4)′因此(A＞B)是NAND门G14的输出，它的输入是L1、L2、L3和L4。这就能够被简化成这样A＞B＝NAND(L1，L2，L3，L4)这里，左边表示门输出，而右边表示NAND门，NAND门具有如在括号中表达的这样的输入。(在下文中，全都采用这种表达方式，NAND()表示NAND门，NOR()表示NOR门，INV()表示非门(inverter)，而XOR()表示异-OR门。)现在，求得到NANDG14的四个输入L1＝(A0∧B0′)′＝A0′∨B0＝(A0⊙B0)∨A0′＝｛(A0⊙B0)∨A0′｝″＝｛(A0⊙B0)′∧A0｝′＝｛(A0 B0)∧A0｝′相应地，如果A0 B0被表示为L5，那末下面的表达式为真L1＝(L5∧A0)′＝NAND(L5，A0)其中X1和X2各自独立地代表氢原子、低级烷基、低级烷氧基、硝基或卤素原子;m和m′代表1-3的整数，R1和R3独自代表氢原子、C1-18烷基或链烯基、磺酰胺、甲磺酰基、磺酸基、羧基酯基、羟基、C1-18烷氧基、乙酰氨基、苯甲酰氨基或卤原子;n和n′代表整数1-3;R2和R4代表氢原子或硝基; 代表氢离子、钠离子、钾离子或铵离子。可用作负电荷控制剂的上述偶氮铁配合物可按已知方法合成。上式所表示的偶氮型铁配合物的例子具有如下结构的配合物同时，L8能够被进一步求解L8＝(A0⊙B0)∧(A1⊙B1)＝L5′∧L7′＝(L5∨L7)′＝NOR(L5，L7)在附图1中，L3是NAND门G12的输出，L8是NOR门G6的输出，而L9是XOR门G3的输出。其次，在表达式L4＝｛(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3⊙B3′)｝′中，如果(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)被表示为L12，那末我们可以说L4＝L12′(A3∧B3′)｝′＝L12′∨(A3∧B3′)′＝L12′∨｛(A3 B3)∧A3｝′这里如果，(A3 B3)被表示为L11，那末L4＝L12′∨(L11∧A3)′＝｛L12′∨(L11∧A3)′｝″＝｛L12∧(L11∧A3)｝′＝(L12∧L11∧A3)′＝NAND(L12，L11，A3)在附图1中，L4是NAND门G13的输出，而L11是XOR门G4的输出。同时，L12能够被进一步求解为L12＝(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)＝L8∧L9′＝(L8′∨L9)′这里，L8′假定被表示为L10，那末下面的式子是真的L12＝(L10∨L9)′＝NOR(L10，L9)在附图1中，L12是NOR门G8的输出，L10是非门G7的输出。如上面所述，在附图1中表示的常规的数字比较电路包括三个非门，一个2-输入的NAND门，二个2-输入的NOR门，四个XOR门，三个3-输入的NAND门，以及一个4-输入的NAND门。此外，通常情况下，一个非门由二个晶体管(一个PMOS晶体管和一个NMOS晶体管)组成，一个2-输入NAND(或NOR)门由四个晶体管组成，一个XOR门由十六个晶体管组成，一个3-输入的NAND门需要六个晶体管，而一个4-输入的NAND门需要八个晶体管，这样一个比较电路需要一百多个晶体管。附图2是另一常规的数字比较电路的电路图，它由基于表达式(1)、(2)和(3)的电路组成。在附图2中，NOR门G18，G25，G32和G39的输出分别是(A3⊙B3)、(A2⊙B2)、(A1⊙B1)和(A0⊙B0)。非门G60的输出，这是(A＝B)的情况，被表示为(A3⊙B3)∧(A2⊙B2)∧(A1⊙B1)∧(A0⊙B0)。非门G17、G44、G48和G52的输出分别是(A0∧B0′)、(A0⊙B0)∧(A1∧B1′)、(A0⊙B0)∧(A1⊙B1)∧(A2∧B2′)和(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3⊙B3′)。因为以串联方式连接的NOR门G55和非门G56执行逻辑OR操作，所以，非门G56的输出是(A＞B)。相应地，非门G21、G46、G50和G54的输出分别是(A0′∧B0)、(A0⊙B0)∧(A1′∧B1)、(A0⊙B0)∧(A1⊙B1)∧(A2′∧B2)和(A0⊙B0)∧(A1⊙B1)∧(A2⊙B2)∧(A3′∧B3)。因为，以串联方式本文档来自技高网...

【技术保护点】
一种用来检测第一个数大于第二个数这种情况的数字比较电路，包括： 对所述的第二个各个位求反的补码电路，产生所述的第二个数的补码； 对所述的第一个数的最低有效位和所述的第二个数的补码的最低有效位执行逻辑ＡＮＤ操作的第一进位逻辑电路，产生最低有效位的进位信号；以及： 许多个以串联方式耦合的第二进位逻辑电路，每一个进位逻辑电路用来接收在所述的第一个数的第二个低有效位到最高有效位中的相对应的位，在所述的第二个数的补码的第二个低有效位到最高有效位中的相对应的位，以及各个相邻接的较低位的进位信号，由此产生相对应位的进位信号。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朴秉哲，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]