半导体装置制造方法及图纸

一种半导体装置，当把具有第１电源电压（ＶＤＤ１）的振幅的输入信号（ＩＮ）输入到以比第１电源电压高的第２电源电压（ＶＤＤ２）而动作的ＰＭＯＳ晶体管（ＰＭ５１）的栅极端子时，在ＰＭＯＳ晶体管（ＰＭ１）至（ＰＭ４）进行电平转换。ＰＭＯＳ晶体管（ＰＭ１、ＰＭ３）以及（ＰＭ２、ＰＭ４）的源极端子与第１电源电压和第２电源电压连接，ＰＭＯＳ晶体管（ＰＭ４）的栅极端子与ＰＭＯＳ晶体管（ＰＭ１、ＰＭ２）的漏极端子连接。ＰＭＯＳ晶体管（ＰＭ２）的栅极端子与ＰＭＯＳ晶体管（ＰＭ３、ＰＭ４）的漏极端子连接。输入信号（ＩＮ）的反转信号和输入信号（ＩＮ）被输入到ＰＭＯＳ晶体管（ＰＭ１）和（ＰＭ２）的栅极端子。输入信号（ＩＮ）的基准电压（ＶＳＳ）和第１电源电压（ＶＤＤ１）之间的振幅被电平转换成第１和第２电源电压间的振幅，然后从ＰＭＯＳ晶体管（ＰＭ１、ＰＭ２）输出，可对ＰＭＯＳ晶体管（ＰＭ５１）进行导通控制。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及具有把信号电平转换成比自身的电源电压高的电压电平的接口的半导体装置，具体涉及可把信号电平转换成高电压电平而不产生静态电流消耗的半导体装置。
技术介绍
作为可输出具有比自身的电源电压高的电压电平的信号的输出缓冲电路，在以下所示的专利文献1作了公开。在专利文献1中，如图15所示，通过使用在依次增高的电压电平的电源电压下动作的4个中间倒相器，使输出信号OUT的电压电平从低电压电平VDD增大到依次增高的电压电平(VL1、VH1)、(VL2、VH2)、(VL3、VH3)、(VL3、VDD2)，从而获得高电压电平VDD2的输出信号OUT。此处，中间倒相器的电源电压的电压电平VL1至VL3、VH1至VH3是通过使用电阻元件105至111将高电压电平VDD2分压来获得的。此外，上述现有技术的文献是专利技术专利-特开平10-22810号公报。在上述专利文献1中记载的输出缓冲电路中，在输出信号OUT的可输出状态下，通过使用电阻元件105至111将电源电压VDD2分压来获得供给中间倒相器的电压电平VL1至VL3、VH1至VH3。因此，在输入信号IN的逻辑电平的迁移通过中间倒相器传播之后，中间倒相器的输入输出信号的逻辑状态被固定，尽管在中间倒相器中没有电流消耗，但产生了从电源电压VDD2通过电阻元件105至111的静态电流消耗。在例如便携设备等的希望以低消耗电流动作的
中，这种静态电流消耗成为了不容忽视的问题。
技术实现思路
本专利技术就是为了解决以往技术具有的问题而提出的。本专利技术的目的是提供一种半导体装置，该半导体装置在以第1电源电压动作的第1电路组和以比第1电源电压高的电压的第2电源电压动作的第2电路组之间进行信号转换连接时，能够在不产生静态电流消耗的情况下进行电平转换。为了达到上述目的，本专利技术之1的半导体装置，具有第1电路组，作为电源在基准电压和第1电源电压之间动作；以及第2电路组，在基准电压和比第1电源电压高的电压电平的第2电源电压之间动作，其特征在于，该半导体装置具有第1导电型的电压控制型高侧元件，在第2电路组的输入级进行第2电源电压的输出控制；以及电平转换电路，是从第1电路组到第2电路组的接口，作为电源在第1电源电压和第2电源电压之间动作，对电压控制型高侧元件进行导通控制；电平转换电路具有第1导电型的电压控制型第1元件，配置在电压控制型高侧元件和第1电源电压之间，在使电压控制型高侧元件导通时，供给第1电源电压；以及第1导电型的电压控制型第2元件，配置在电压控制型高侧元件和第2电源电压之间，在使电压控制型高侧元件非导通时，供给第2电源电压。在本专利技术之1的半导体装置中，可使用在第1电源电压和第2电源电压之间动作的电平转换电路，作为第1电路组和第2电路组的接口。该电平转换电路使用作为第1导电型的电压控制型元件的第1和第2元件供给第1和第2电压，使作为第1导电型的电压控制型元件的第2电路组的高侧元件导通和非导通。这样，由于电平转换电路构成为对第1电源电压而不是对基准电压供给第2电源电压，因而所施加的电压差是第1和第2电源电压之间的电压差。从而可使用不能确保对第2电源电压的电压差的耐压的构成元件构成接口。并且，不需要为了确保耐压而按第1和第2电源电压的比例生成中间的第3电源电压。因此，不存在因电源电压的分压而产生的电流消耗。可在不产生静态电流消耗的情况下，在元件耐压范围内，把第1和第2电源电压供给高侧元件，进行导通控制，该高侧元件的导通和非导通受控于根据以第2电源电压为基准而供给的电压电平。此处，由于配置在电平转换电路内的第1和第2元件是作为与高侧元件相同的导电型的第1导电型，因而作为电平转换电路，可容易构成作为相对于基准电压而浮动的电压的第1和第2电源电压的导通控制。并且，根据本专利技术之2的半导体装置，在本专利技术之1的半导体装置中，优选，在电压控制型第1元件与第1电路组通过接口连接。这样，可把来自第1电路组的电压信号照原样输入到电平转换电路。并且，根据本专利技术之3的半导体装置，在本专利技术之1或2的半导体装置中，其特征在于，电平转换电路还具有第1导电型的电压控制型第3元件，配置在电压控制型第2元件和第1电源电压之间，在使电压控制型第2元件导通时，供给第1电源电压；以及第1导电型的电压控制型第4元件，配置在电压控制型第2元件和第2电源电压之间，在使电压控制型第2元件非导通时，供给第2电源电压。在根据本专利技术之3的半导体装置中，电压控制型第2元件由电压控制型第3和第4元件供给第1和第2电源电压，使导通和非导通受到控制。此处，第3和第4元件也是第1导电型，作为电平转换电路的构成元件在第1电源电压和第2电源电压之间动作。并且，根据本专利技术之4的半导体装置，在本专利技术之3的半导体装置中，其特征在于，第4元件随着第1元件供给第1电源电压而导通，随着第2元件供给第2电源电压而非导通。这样，以第2电源电压为基准而受到电压控制的第2和第4元件在不会产生静态电流消耗的情况下，在元件耐压范围内，通过在第1和第2电源电压之间切换，可控制成导通和非导通。并且，根据本专利技术之5的半导体装置，在本专利技术之3或4的半导体装置中，优选，在电压控制型第4元件与第1电路组通过接口连接。这样，可把来自第1电路组的电压信号照原样输入到电平转换电路。并且，根据本专利技术之6的半导体装置，具有第1电路组，以第1电源电压动作；以及第2电路组，以比第1电源电压高的电压电平的第2电源电压动作，其特征在于，该半导体装置具有输出PMOS晶体管，通过向栅极端子供给第1电源电压而导通来进行第2电源电压的输出，配置在第2电路组的输入级；以及电平转换电路，是从第1电路组到第2电路组的接口，作为电源在第1电源电压和第2电源电压之间动作，对输出PMOS晶体管进行导通控制；电平转换电路具有第1PMOS晶体管，配置在从第1电源电压到输出PMOS晶体管的栅极端子的路径内，通过从第1电路组向栅极端子供给第1信号而受到导通控制；第2PMOS晶体管，配置在从第2电源电压到输出PMOS晶体管的栅极端子的路径内，通过向栅极端子供给第1电源电压而导通；第3PMOS晶体管，配置在从第1电源电压到第2PMOS晶体管的栅极端子的路径内，通过从第1电路组向栅极端子供给第2信号而受到导通控制；以及第4PMOS晶体管，配置在从第2电源电压到第2PMOS晶体管的栅极端子的路径内，通过经由第1或第2PMOS晶体管向栅极端子供给第1或第2电源电压而导通或非导通；第1和第3PMOS晶体管的任何一方被控制成导通。在根据本专利技术之6的半导体装置中，第1PMOS晶体管导通，第1电源电压被供给输出PMOS晶体管的栅极端子和第4PMOS晶体管的栅极端子，两晶体管导通。通过第4PMOS晶体管的导通，第2电源电压被供给第2PMOS晶体管的栅极端子，第2PMOS晶体管为非导通。此时，第3PMOS晶体管是非导通。反之，在第1PMOS晶体管是非导通，第3PMOS晶体管导通的情况下，第2PMOS晶体管导通，输出PMOS晶体管和第4PMOS晶体管为非导通。此处，各晶体管的端子间可以直接连接，并且，可以通过电阻元件和二极管元件等的具有降压功能的电路要素来连接。可以采用以下构成在第1电源电压被供给栅极端子时，在栅极和源极端子间施加大于等于阈值电压的电压。并本文档来自技高网...

【技术保护点】
一种半导体装置，具有：第１电路组，作为电源在基准电压和第１电源电压之间动作；以及第２电路组，作为电源在基准电压和具有比上述第１电源电压高的电压电平的第２电源电压之间动作，其特征在于，包括：第１导电型的电压控制型高侧元件，在上述第２电 路组的输入级进行上述第２电源电压的输出控制；以及电平转换电路，是从上述第１电路组到上述第２电路组的接口，作为电源在上述第１电源电压和上述第２电源电压之间动作，对上述电压控制型高侧元件进行导通控制；上述电平转换电路具有：　 　第１导电型的电压控制型第１元件，配置在上述电压控制型高侧元件与上述第１电源电压之间，在使上述电压控制型高侧元件导通时，供给上述第１电源电压；以及第１导电型的电压控制型第２元件，配置在上述电压控制型高侧元件和上述第２电源电压之间，在 使上述电压控制型高侧元件非导通时，供给上述第２电源电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：伊藤邦洋，
申请(专利权)人：富士通株式会社，
类型：发明
国别省市：JP[日本]