一种数字电路，具有连接在输入端与输出端之间的开关电路，上述开关电路具备第１端子、第２端子和控制端子，包含可通过改变上述控制端子对上述第１端子的电位来控制通／断的第１晶体管，对上述第１晶体管的上述第１端子，至少在通常工作中施加第１电源电位，上述第１晶体管的通／断状态可对上述输出端上的信号产生影响，其特征在于： 在通常工作中，振幅在用于关断上述第１晶体管的第１输入电位与用于接通上述第１晶体管的第２输入电位之间的输入信号被施加于上述输入端， 该数字电路具有连接在上述输入端与上述第１晶体管的上述控制端子之间的校正电路， 上述校正电路具有： 一个端子与上述输入端连接，另一端子与上述第１晶体管的上述控制端子连接的电容；以及 在上述通常工作之前的设定工作中，用于确定将蓄积在上述电容中的电荷设定成使电容两端的电压达到规定的值用的导电路径的至少１个开关， 在上述通常工作中，上述至少１个开关的状态被设定成保存上述电容两端的电压。（*该技术在2023年保护过期，可自由使用*）
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及使用了晶体管的数字电路。特别是，在输入信号的振幅小于电源电压的情况及相对于所使用的晶体管的阈值电压，电源电压不充分大的情况下，涉及用于校正输入信号的DC电平、实现恰当的电路工作的配备了校正电路的数字电路。
技术介绍
以往，一直广泛使用采用了双极晶体管及场效应晶体管(FET)的倒相电路。在图36a中，示出采用了MOSFET作为晶体管的现有的CMOS倒相电路的典型的例子。该CMOS倒相电路200具有被串联连接在高电平电源电位VDD与低电平电源电位VSS之间的有阈值电压VTHP的P型MOSFET201和有阈值电压VTHN的N型MOSFET202(通常，VTHP为负，VTHN为正)。P型MOSFET201的源与高电平电源电位VDD连接，N型MOSFET201的源与低电平电源电位VSS连接。两MOSFET201、202的漏相互连接，其连接点N(节点)与输出端OUT连接。另外，这些MOSFET201、202的栅与施加其振幅在高电平输入电位VINH与低电平输入电位VINL之间的输入信号的输入端IN连接。再有，在本说明书中，除非特别说明，电路元件的“连接”就意味着“电连接”。在图36b和图36c中示出了具有这样的结构的CMOS倒相电路200的通常的工作。再有，在图36b和36c中，为了表示MOSFET201、202的通/断状态，用开关的符号表示这些MOSFET201、202。如图36b所示，如果向输入端IN输入等于或高于从高电平电源电位VDD减去P型MOSFET的阈值电压的绝对值|VTHP|后的值的高电平输入电位VINH，则P型MOSFET201关断，N型MOSFET202导通，向输出端OUT供给大致等于低电平电源电位VSS的电位作为输出信号。另外，如图36c所示，如果向输入端IN输入等于或低于将N型MOSFET的阈值电压的绝对值|VTHN|加上低电平电源电位VSS后的值的低电平输入电位VINL，则P型MOSFET201导通，N型MOSFET202关断，向输出端OUT供给大致等于高电平电源电位VDD的电位作为输出信号。但是，在例如从工作电压低的IC等供给输入信号的情况下，可发生以下问题。如图37a所示，在加到输入端IN的高电平输入电位VINH低于从高电平电源电位VDD减去P型MOSFET201的阈值电压的绝对值|VTHP|后的值的情况下，在P型MOSFET201中，栅·源间电压VGS(＝栅电位VG-源电位VS)＜-|VTHP|，不使P型MOSFET201关断，其结果是，两MOSFET201、202均为导通状态，向输出端OUT输出按P型MOSFET201与N型MOSFET202的导通状态电阻分压后的电位，不输出低电平电源电位VSS。同样，在加到输入端IN的低电平输入电位VINL高于N型MOSFET202的阈值电压的绝对值|VTHN|加上低电平电源电位VSS后的值的情况下，不使N型MOSFET202关断，两MOSFET201、202均为导通状态，不向输出端OUT输出高电平电源电位VDD。这样，在输入电位VINH、VINL与电源电位VDD、VSS之间的电平变得不同，确实不使倒相电路200的MOSFET201、202通·断，输出得不到所希望的值的情况下，产生无法驱动倒相电路200的后级的电路，或者这样的电路的工作变得不可靠的问题。另外，因为两MOSFET201、202同时导通，流过短路电流，故产生功耗增大的问题。为了解决上述那样的问题，提出了在具有第1输入用倒相器和第2输出用倒相器的电平移位电路中，利用电容和偏置单元来变换从第1倒相器向第2倒相器输入的信号的DC电平(特开平9-172367号公报)。但是，在该电路中，因为连接在构成第2倒相器的各晶体管的栅与第1倒相器的输出之间DC电平变换用电容利用偏置单元总是与高电平电源电位或低电平电源电位连接，可产生这些电容的充放电对电路的动态特性给予恶劣影响(即招致电路工作速度的降低)，或者与这些电容的充放电相伴的功耗增大至无法忽视的程度这样的问题。另外，在晶体管的阈值电压有分散性的情况下，使各电容的静电电容与对应的晶体管一致是困难的，因此，还可产生DC电平变换用电容的两端的电压与对应的晶体管的阈值电压不匹配，无法准确地进行晶体管的通·断这样的问题。另外，在图36a所示的倒相电路200中，在例如为抑制功耗而电源电压(VDD-VSS)小、电源电压相对于MOSFET201、202的阈值电压的绝对值不充分大的情况下，往往产生即使施加到输入端IN的输入信号的振幅与电源电压相同，还无法向MOSFET201、202流过充分的电流进行高速驱动这样的问题。这是因为对流过MOSFET的电流有贡献的不是栅·源间电压VGS，而是VGS-VTH的缘故。例如，在图36a的倒相电路200中，假定VDD＝3.3V，VSS＝0V(地)，P型MOSFET201的阈值电压VTHP＝-2V，N型MOSFET202的阈值电压VTHN＝3V，高电平输入电位VINH＝VDD＝3.3V，低电平输入电位VINL＝VSS＝0。在向输入端IN施加低电平输入电位VINL的情况下，在P型MOSFET201中，VGS-VTHP＝-3.3-(-2)＝-1.3V，P型MOSFET201导通，在N型MOSFET202中，VGS-VTHP＝0-3＝-3V，N型MOSFET202关断。此时，由于P型MOSFET202的阈值电压(-2V)的绝对值相对于电源电压(即输入信号的振幅)充分地小，可将VGS-VTHP的绝对值取得较大(1.3V)，问题不会发生。另一方面，在向输入端IN施加高电平输入电位VINH的情况下，在P型MOSFET201中，VGS-VTHP＝0-(-2)＝2V，P型MOSFET201关断，在N型MOSFET202中，VGS-VTHP＝3.3-3＝0.3V，N型MOSFET202导通，但由于VGS-VTHP非常小，小至0.3V，流过的电流变小，无法使N型MOSFET202高速地工作(导通)。不言而喻，如果增高电源电压和输入信号的振幅，则可使高速工作成为可能，但功耗也增大了。
技术实现思路
本专利技术就是为了解决上述那样的现有技术的问题的专利技术，本专利技术的主要目的在于，提供具有使用了晶体管的开关电路的数字电路，即根据电源电压、输入信号的振幅、晶体管的阈值电压的关系适当地校正输入信号，可实现最佳的电路工作的数字电路。本专利技术的第2目的在于，提供具有使用了晶体管的开关电路的数字电路，即使在输入信号的振幅小于电源电压(高电平电源电位与低电平电源电位之差)的情况下，也可提供能可靠地使晶体管通断的数字电路。本专利技术的第3目的在于，提供具有使用了晶体管的开关电路的数字电路，即使在输入信号的振幅小于电源电压的情况下，也可提供不使动态特性恶化、能可靠地使晶体管通断的数字电路。本专利技术的第4目的在于，提供具有使用了晶体管的开关电路的数字电路，即使在输入信号的振幅小于电源电压的情况下，也可提供对与开关电路中所包含的晶体管的控制端子连接了的DC电平变换用电容充电到对应晶体管的与阈值电压对应的恰当的值、能使晶体管可靠地工作的数字电路。本专利技术的第5目的在于，提供具有使用了晶体管的开关电路的数字电路，即使在电源电压相对于晶体管的阈值电压的绝对值不充分大的情况下，也本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】
【专利技术属性】
技术研发人员：木村肇，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。