数字AGC电路制造技术

一种数字ＡＧＣ电路，是旨在解调ＤＶＤ盘中由摆动信号的相位调制而记录的地址信息的地址信息解调电路中所使用的数字ＡＧＣ电路，其特征在于：　　　　包括：将数字化的摆动信号作为输入，而且检测该摆动信号的二分之一周期以上的期间内的峰值的峰值检测电路；　　　　根据所述检测到的峰值，计算增益调整系数的增益计算电路；以及　　　　将所述增益调整系数乘以所述数字化的摆动信号的乘法器。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及旨在对DVD(digital versatile disk)盘中由摆动信号的相位调制所记录的地址信息进行解调的地址信息解调电路中使用的数字AGC(automatic gain control)电路技术。
技术介绍
在各种规格的DVD盘中的诸如追记型的DVD+R盘、可重写的DVD+RW盘等中，如被称作ADIP(address in pre-groove)的那样，通过使槽呈正弦波状地蛇行的摆动信号来记录地址信息，并通过检测该摆动信号，就能高精度地检测出地址。在DVD盘中的摆动信号，通过BPSK(binary phase shift keying)进行2相相位调制，补偿在地址信息解调电路中载波生成电路中的BPF(bandpass filter)所造成的相位变化(延迟)的技术，已广为人知(参阅专利文献1)。另外，BPSK解调用AGC电路的数字化技术也已广为人知。它是对输入的BPSK信号，在互差四分之一周期相位的不同位置上进行取样，变换成数字信号，比较其各自的峰间值，根据较大的峰间值，求出输入BPSK信号的增益，通过反馈，将输入BPSK信号的峰间值控制成所定值。(参阅专利文献2)。专利文献1特开2001-126413号公报专利文献2特开平8-335957号公报由DVD盘输入的摆动信号，振幅大多不一致。现有技术中存在着即使在模拟电路中进行时间常数较大的增益调整，也仍然残留着振幅的不一致这一问题。
技术实现思路
本专利技术的目的，就是要对DVD盘的摆动信号进行增益调整，以提供能进行高精度的地址信息的解调的数字AGC电路。为了达到上述目的，本专利技术涉及的第1数字AGC电路，用于旨在解调DVD盘中由摆动信号的相位调制所记录的地址信息的地址信息解调电路，它采用包括将数字化的摆动信号作为输入，而且旨在检测该摆动信号的二分之一周期以上的期间里的峰值的峰值检测电路；根据检测到的该峰值，计算增益调整系数的增益计算电路；以及将所述数字化的摆动信号乘以所述增益调整系数的乘法器的前馈结构。另外，本专利技术涉及的第2数字AGC电路，采用包括将该数字AGC电路的输出作为输入，而且旨在检测该输出的二分之一周期以上的期间里的峰值的峰值检测电路；根据检测到的该峰值，计算增益调整系数的增益计算电路；以及将数字化的摆动信号作为输入，而且将所述增益调整系数乘以该摆动信号的乘法器的反馈结构。附图说明图1是表示采用本专利技术涉及的数字AGC电路的DVD盘的地址信息解调电路的结构的方框图。图2是图1的地址信息解调电路中的输入摆动信号的相位调制波形图。图3是表示图1地址信息解调电路中的输入摆动信号的振幅不一致示例的波形图。图4是表示本专利技术涉及的数字AGC电路的第1结构示例的方框图。图5是表示本专利技术涉及的数字AGC电路的第2结构示例的方框图。图6是表示图4及图5中的峰值检测电路的第1结构示例的方框图。图7是表示图4及图5中的峰值检测电路的第2结构示例的方框图。图8是表示图4及图5中的峰值检测电路的第3结构示例的方框图。图9是表示图4及图5中的峰值检测电路的第4结构示例的方框图。图10是表示图4及图5中的峰值检测电路的第5结构示例的方框图。图11是表示图4及图5中的增益计算电路的结构示例的方框图。图中1-模拟LPF；2-ADC；3-数字LPF；4-数字AGC电路；5-载波生成电路；6-相位调整电路；7-乘法器；8-LPF；9-电平检测电路；10-峰值检测电路；11a-1周期计数器；11b-1/2周期计数器；12-最大值检测电路；13-最小值检测电路；14-绝对值电路；15a，15b-选择器；16-差分电路；17-加法器；20-增益计算电路；21-除法器；30-限幅器；35-积分器；40-延迟器；50-乘法器。具体实施例方式下面，参阅附图，对本专利技术的实施方式作一阐述。图1示出DVD盘的地址信息解调电路的结构示例。在图1中，1是模拟LPF(low pass filter)，2是ADC(analog-to-digital converter)，3是数字LPF，4是本专利技术涉及的数字AGC电路，5是载波生成电路，6是相位调整电路，7是乘法器，8是LPF，9是电平检测电路。在图1的地址信息解调电路中，使用模拟LPF1，从输入摆动信号中去掉高频杂波，用ADC2变换成数字信号。再使之通过数字LPF，进一步去掉杂波。数字AGC电路4，补偿数字LPF3的输出振幅的不一致，调整增益，使该振幅保持一定。另一方面，通过相位调整电路6调整根据输入的摆动信号而在载波生成电路5中生成的载波的相位，并通过乘法器7，使之与数字AGC电路4的输出相乘。然后，用LPF8使之平滑，利用电平检测电路9获得地址信息。图2示出图1中地址信息解调电路中的输入摆动信号的相位调制波形。当设通道时钟脉冲的1周期为T时，则摆动信号的1周期是32通道时钟脉冲。图3是图1中地址信息解调电路中的不一致的示例。输入摆动信号的振幅大多不一致，即使在模拟电路中进行时间常数较大增益调整，仍会残留振幅的不一致。因此，利用图1中的数字AGC电路，调整增益，补偿摆动信号的振幅不一致，使该振幅保持一定值。图4示出本专利技术涉及的数字AGC电路4的第1结构的示例。在图4中，10是峰值检测电路，20是增益计算电路，30是限幅器，40是延迟器，50是乘法器。如图3所示，摆动信号的振幅的大小，在短时间内变动很大，所以图4的数字AGC电路采用前馈型。峰值检测电路10，将由图1中的数字LPF3获得的摆动信号作为输入，而且检测该摆动信号的二分之一周期以上的期间中的峰值。在该期间内，因一定存在摆动信号的正峰值和负峰值中的某一个，所以能检测到峰值。增益计算电路20，根据峰值检测电路10检测到的峰值，计算出增益调整系数，并将该增益调整系数供给乘法器50。限幅器30，则将由增益计算电路20供给乘法器50的增益调整系数限制在一定的范围内。延迟器40旨在调整为了计算增益调整系数而产生的数字性的延迟，使由数字CPF3获得的摆动信号延迟供给乘法器50。乘法器50，将增益调整系数乘以延迟器40供给的摆动信号，并将其结果送给图1中的乘法器7。增益计算电路20的输出是增益调整系数，增减摆动信号的振幅。不需要增益调整时，增益调整系数是1。该增益调整系数极端大或极端小，作为增益调整是应当避免的。因此，在增益计算电路20的后面，设置了限制增益调整系数上限和下限的限幅器30。这样，可以杜绝增益在短期内的急剧增减，不过，这个限幅器30可以省略。图4中的延迟器40也可以省略。为了计算增益调整系数而产生的数字性延迟，是1周期到2周期左右，即使不用延迟器40进行延迟调整，也能进行某种程度的增益控制。不过，增益在短时间内大变化，是应当避免的。图5示出本专利技术涉及的数字AGC电路4的第2结构的示例。在图5中，10是将该数字AGC电路4的输出作为输入的峰值检测电路，20是增益计算电路，35是积分器，50是乘法器。图5中的峰值检测电路10、增益计算电路20各自的动作，与图4所述的内容相同。与图4的不同之处在于增益调整的控制方式是反馈型。图5中乘法器50，是通过反馈，将在增益计算电路20中计算出来的增益调整系数乘以摆动信号(数字CPF3的输出)。采用反馈型后，增益调整的时刻要比图4的迟缓。但该迟缓本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：永野孝一，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：