半导体器件的制作方法、半导体器件以及三维存储装置制造方法及图纸

本发明专利技术提供半导体器件的制作方法、半导体器件以及三维存储装置，制作方法包括：提供衬底，衬底包括相邻的第一区域和第二区域；在第一区域和第二区域上依次形成氧化层和第一掩膜层；在衬底中形成位于第一区域的第一浅沟槽隔离结构以及位于第二区域的第二浅沟槽隔离结构；依次刻蚀位于第二区域的第一掩膜层、第二浅沟槽隔离结构以及氧化层，以于第二区域形成为第二浅沟槽隔离结构所隔开的突起结构，并保留位于第一区域的第一掩膜层和氧化层，以于第一区域分别形成第一栅极层和第一栅氧化层。通过在第二区域形成突起结构来对应鳍结构，保留第一掩膜层和氧化层作为第一区域的栅极层和栅氧化层，提升在不同区域形成不同类型晶体管的效率。管的效率。管的效率。

【技术实现步骤摘要】
半导体器件的制作方法、半导体器件以及三维存储装置


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件的制作方法、半导体器件以及三维存储装置。

技术介绍

[0002]在现有集成电路的半导体器件中，通常包括高压器件区和低压器件区。随着CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺的快速发展，半导体器件的特征尺寸不断缩小，为了减缓特征尺寸缩小带来的短沟道效应，低压器件区一般采用FinFET(Fin Field
‑
Effect Transistor，鳍式场效应晶体管)，而在高压器件区中，由于要求较高的击穿电压，形成满足电压要求的FinFET的工艺较困难，故高压器件区中仍采用平面型晶体管。
[0003]由于高压器件区和低压器件区中所需的晶体管的类型不同，采用现有工艺很难高效地在不同的器件区域形成不同类型的晶体管，另外，很难在形成低压器件中的FinFET时，保证高压器件区中所形成的平面型晶体管的结构不受影响。
[0004]因此，现有技术存在本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：提供衬底，所述衬底包括相邻的第一区域和第二区域；在所述第一区域和所述第二区域上依次形成氧化层和第一掩膜层；在所述衬底中形成位于所述第一区域的第一浅沟槽隔离结构以及位于所述第二区域的第二浅沟槽隔离结构；依次刻蚀位于所述第二区域的第一掩膜层、所述第二浅沟槽隔离结构以及氧化层，以于所述第二区域形成为所述第二浅沟槽隔离结构所隔开的突起结构，并保留位于所述第一区域的第一掩膜层和氧化层，以于所述第一区域分别形成第一栅极层和第一栅氧化层。2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述第一区域和所述第二区域上依次形成氧化层和第一掩膜层，包括：在所述第一区域和所述第二区域上形成氧化层，位于所述第一区域的氧化层的厚度大于所述位于所述第二区域的氧化层的厚度；在位于所述第二区域的氧化层上形成平坦层，所述平坦层与位于所述第一区域的氧化层平齐；在位于所述第一区域的氧化层以及所述第二区域的所述平坦层上形成第一掩膜层。3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述在所述衬底中形成位于所述第一区域的第一浅沟槽隔离结构以及位于所述第二区域的第二浅沟槽隔离结构，包括：在所述衬底中形成隔离槽，所述隔离槽包括位于第一区域的第一子隔离槽以及位于第二区域的第二子隔离槽；在所述隔离槽中填充隔离材料，以分别在所述第一区域和所述第二区域形成所述第一浅沟槽隔离结构和所述第二浅沟槽隔离结构。4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述依次刻蚀位于所述第二区域的第一掩膜层、所述第二浅沟槽隔离结构以及氧化层，包括：在所述第一掩膜层、所述第一浅沟槽隔离结构以及所述第二浅沟槽隔离结构上依次形成第二掩膜层和位于第一区域的光刻胶层；以所述光刻胶层为掩膜，刻蚀去除位于所述第二区域的第二掩膜层和第一掩膜层；以剩余的第二掩膜层为掩膜，刻蚀所述第二浅沟槽隔离结构以形成所述突起结构；去除所述剩余的第二掩膜层。5.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述依次刻蚀位于所述第二区域的第一掩膜层、所述第二浅沟槽隔离结构以及氧化层，以于所述第二区域形成为...

【专利技术属性】
技术研发人员：张权，姚兰，石艳伟，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：