半导体器件及制造方法技术

本发明专利技术实施例是有关于一种制造半导体器件的方法及半导体器件。在实施例中，一种制造半导体器件的方法包括邻近基底形成导电特征；使用保护材料处理导电特征，保护材料包括无机核心及围绕无机核心的有机涂层，所述处理导电特征包括在导电特征之上形成保护层；以及围绕导电特征及保护层形成包封体。在另一实施例中，所述方法还包括在形成包封体之前，使用水冲洗保护层。在另一实施例中，保护层选择性地形成在导电特征之上。形成在导电特征之上。形成在导电特征之上。

【技术实现步骤摘要】
半导体器件及制造方法


[0001]本专利技术实施例是有关于一种半导体器件及半导体器件的制造方法。

技术介绍

[0002]由于各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的持续改善，半导体行业已经历快速增长。在很大程度上，集成密度的改善是由于最小特征尺寸(feature size)的不断减小，这使得更多的组件能够集成到给定区域内。随着对缩小电子器件的需求的增长，出现了对更小且更具创造性的半导体管芯封装技术的需要。此种封装系统的实例是叠层封装(Package
‑
on
‑
Package，PoP)技术。在PoP器件中，顶部半导体封装被堆叠在底部半导体封装的顶部上，以提供高集成水平及组件密度。PoP技术一般能够生产功能性得到增强且在印刷电路板(printed circuit board，PCB)上覆盖面积小的半导体器件。

技术实现思路

[0003]本专利技术实施例所揭露的一种制造半导体器件的方法，包括邻近基底形成导电特征；使用保护材料处理所述导电特征，所述保护材料包括无机核心及围绕所述无机核心的有机涂层，所述处理所述导电特征包括在所述导电特征之上形成保护层；以及围绕所述导电特征及所述保护层形成包封体。
[0004]本专利技术实施例所揭露的一种制造半导体器件的方法，包括形成保护材料，所述形成所述保护材料包括将有机化合物混合到溶剂中以形成有机溶液；以及将多个无机团粒混合到所述溶剂中，其中在混合所述多个无机团粒及混合所述有机化合物之后，所述有机化合物在所述多个无机团粒中的每一团粒之上形成涂层；将所述保护材料施加到导电特征以形成保护层；以及围绕所述导电特征及所述保护层放置聚合物材料。
[0005]本专利技术实施例所揭露的一种半导体器件，包括设置在介电层之上的导电特征；设置在所述介电层之上且相对于所述导电特征在侧向上移位的集成电路管芯；围绕所述导电特征及所述集成电路管芯的包封体；设置在所述导电特征与所述包封体之间的保护层，所述保护层包括嵌置在有机网中的多个无机团粒。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1到图4以及图6到图12示出根据一些实施例的形成集成电路封装的工艺期间的中间步骤的剖视图。
[0008]图5示出根据一些实施例的用于形成集成电路封装的工艺期间的中间步骤的机制。
具体实施方式
[0009]以下公开内容提供用于实施本专利技术的不同特征的许多不同的实施例或实例。以下阐述组件及配置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，在以下说明中，在第二特征之上或第二特征上形成第一特征可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成附加特征从而使得第一特征与第二特征可不直接接触的实施例。另外，本公开在各种实例中可重复使用参考编号和/或字母。此种重复使用是为了简明及清晰起见，且自身并不指示所论述的各个实施例和/或配置之间的关系。
[0010]此外，为易于说明，本文中可能使用例如“在...之下”、“在...下方”、“下部的”、“在...上方”、“上部的”等空间相对性用语来阐述图中所示一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。设备可另外取向(旋转90度或处于其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
[0011]根据一些实施例，集成电路封装的形成包括导电特征(例如，凸块下金属层及穿孔)以及用于大规模集成(large scale integration，LSI)技术的集成扇出型(integrated fan
‑
out，InFO)封装内的包封体。实施例包括对导电特征进行处理，以改善导电特征与随后形成的包封体之间的粘合。所述处理在导电特征之上形成保护层，从而进一步提供防止导电特征氧化的保护。然后，在保护层之上及围绕保护层形成包封体，且将包封体平坦化以暴露出导电特征。可在导电特征及包封体之上形成重布线结构及连接件，以便贴合到一个或多个其他半导体封装。因而，公开的实施例在各种工艺(例如，平坦化)及完整的集成电路封装的功能性使用期间，能够防止或减少导电特征、保护层以及包封体之间的分层(delamination)。由于这些改善，实现了以下效果：在随后的制造处理期间，集成电路封装的成本更低、效率更高、且良率增加，并且在集成电路封装的功能性使用期间可靠性及鲁棒性更大。
[0012]图1到图4以及图6到图11示出根据一些实施例的形成集成电路封装100的工艺期间的中间步骤的剖视图。示出第一封装区100A及第二封装区100B，且在第一封装区100A及第二封装区100B中的每一者中对一个或多个集成电路管芯50进行封装以形成集成电路封装100。集成电路封装也可被称为集成扇出型(InFO)封装。
[0013]在图1中，提供载体基底102，且在载体基底102上形成释放层104。载体基底102可为玻璃载体基底、陶瓷载体基底、或类似者。载体基底102可为晶片，从而使得可在载体基底102上同时形成多个封装。
[0014]释放层104可由聚合物系材料形成，其可与载体基底102一起从将在随后的步骤中形成的上覆结构被移除。在一些实施例中，释放层104是在受热时会失去其粘合性质的环氧系热释放材料，例如光热转换(light
‑
to
‑
heat
‑
conversion，LTHC)释放涂层。在其他实施例中，释放层104可为紫外(ultra
‑
violet，UV)胶，其在被暴露于UV光时会失去其粘合性质。释放层104可作为液体进行分配并固化，可为被层叠到载体基底102上的层叠膜(laminate film)，或可为类似者。释放层104的顶表面可被整平(leveled)且可具有高平面度(degree of planarity)。
[0015]在一些实施例中，集成电路管芯50(例如，第一集成电路管芯50A及第二集成电路
管芯50B)通过粘合剂(未示出)粘合到释放层104。需要的类型及数量的集成电路管芯50粘合在第一封装区100A及第二封装区100B中的每一者中。在所示的实施例中，多个集成电路管芯50邻近彼此粘合，包括第一封装区100A及第二封装区100B的每一者中的第一集成电路管芯50A及第二集成电路管芯50B。第一集成电路管芯50A可为逻辑器件，例如中央处理器(central processing unit，CPU)、图形处理单元(graphic processing unit，GPU)、系统芯片(system
‑
on
‑
a
‑
chip，SoC)、微控制器、或类似者。第二集成电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体器件的方法，包括：邻近基底形成导电特征；使用保护材料处理所述导电特征，所述保护材料包括无机核心及围绕所述无机核心的有机涂层，所述处理所述导电特征包括在所述导电特征之上形成保护层；以及围绕所述导电特征及所述保护层形成包封体。2.根据权利要求1所述制造半导体器件的方法，还包括在形成所述包封体之前，使用水冲洗所述保护层。3.根据权利要求2所述制造半导体器件的方法，其中所述保护层选择性地形成在所述导电特征之上。4.根据权利要求1所述制造半导体器件的方法，还包括形成所述保护材料，所述形成所述保护材料包括向有机溶液中添加多个无机团粒，以围绕所述多个无机团粒中的每一者形成所述有机涂层。5.根据权利要求1所述制造半导体器件的方法，其中所述保护层具有比所述保护材料的一个单层大的厚度。6.根据权利要求1所述制造半导体器件的方法，其中所述使用所述保护材料处理所述导电特征包括使所述保护材...

【专利技术属性】
技术研发人员：卓鸿钧，郭宏瑞，胡毓祥，廖思豪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：