包括背面导通孔的集成电路及其制造方法技术

一种集成电路包括与第二芯片接合的第一芯片。第一芯片包括衬底上的全环绕栅极晶体管。第一芯片包括从衬底延伸到全环绕栅极晶体管的背面导通孔。第二芯片包括通过背面导通孔电连接到晶体管的电子线路。电连接到晶体管的电子线路。电连接到晶体管的电子线路。

【技术实现步骤摘要】
包括背面导通孔的集成电路及其制造方法


[0001]本专利技术涉及一种包括背面导通孔的集成电路及其制造方法。

技术介绍

[0002]对提高电子装置(包括智能手机、平板电脑、台式计算机、膝上型计 算机和许多其他类型的电子装置)的计算能力的需求一直存在。在集成电 路中增加计算能力的一种方法是增加给定半导体衬底区域可以包含的晶 体管和其他集成电路特征的数量。
[0003]为了在集成电路中继续减小特征的尺寸，实施了各种薄膜沉积技术、 刻蚀技术和其他处理技术。这些技术可以形成非常小的特征。然而，这些 技术在确保特征正确形成方面也面临着严重的困难。
[0004]许多集成电路包括存储器阵列。集成电路特征大小的减小扩展到存储 器阵列的存储器单元。然而，以越来越小的技术节点形成有效的存储单元 可能很困难。

技术实现思路

[0005]在一实施例中，集成电路包括第一芯片。第一芯片包括衬底、在衬底 上并具有源极区的第一全环绕栅极晶体管以及通过衬底延伸到源极区的 背面导通孔。
[0006]在一实施例中，方法包括在第一晶片中的半导体衬底上形成第一全环 绕栅极晶体管。半导体衬底包括第一半导体层、第一半导体层上的刻蚀停 止层和刻蚀停止层上的第二半导体层。方法包括形成通过半导体衬底延伸 到第一全环绕栅极晶体管的源极区的背面导通孔并将第二晶片接合到半 导体衬底。
[0007]在一实施例中，方法包括在第一晶片中的半导体衬底上形成第一全环 绕栅极晶体管并去除半导体衬底。方法包括沉积介电层以代替半导体衬底 并形成穿过介电层并接触第一全环绕栅极晶体管的源极区的背面导通孔。
附图说明
[0008]结合附图阅读以下详细描述会最好地理解本揭露的各方面。应注意，根 据业界中的标准惯例，各个特征未按比例绘制。实际上，为了论述清楚起见， 可任意增大或减小各个特征的尺寸。
[0009]图1是集成电路的框图，根据一些实施例。
[0010]图2A
‑
2P是根据一些实施例的在制造过程的各个阶段的集成电路的横 截面图。
[0011]图3A
‑
3H是根据一些实施例的在制造过程的各个阶段的集成电路的 横截面图。
[0012]图4是根据一些实施例的多个晶片结合在一起的图示。
[0013]图5A是根据一些实施例的半导体工艺系统的控制系统的框图。
[0014]图5B是根据一些实施例的分析模型的框图。
[0015]图6是根据实施例的用于操作电子装置的方法的流程图。
[0016]图7是根据实施例的用于操作电子装置的方法的流程图。
具体实施方式
[0017]以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或 实例。下文描述组件和布置的具体实例以简化本揭露。当然，这些仅为实例 且并不意图为限制性的。举例来说，在以下描述中，第一特征在第二特征上 方或第二特征上的形成可包含第一特征与第二特征直接接触地形成的实施 例，且还可包含额外特征可在第一特征与第二特征之间形成以使得第一特征 与第二特征可不直接接触的实施例。另外，本揭露可在各种实例中重复附图 标号和/或字母。此重复是出于简化和清楚的目的，且本身并不指示所论述的 各种实施例和/或配置之间的关系。
[0018]另外，为易于描述，本文中可使用例如“在
…
下面”、“在
…
下方”、“下部”、
ꢀ“
在
…
上方”、“上部”等空间相对术语来描述如图式中所示出的一个元件或特 征与另一(些)元件或特征的关系。除图式中所描绘的定向外，空间相对术 语意图涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转 90度或处于其它定向)，且本文中所使用的空间相对描述词可同样相应地进 行解释。
[0019]在以下描述中，阐述了某些具体细节以提供对本揭露的各种实施例的 透彻理解。然而，本领域技术人员将理解，可以在没有这些具体细节的情 况下实践本揭露。在其他情况下，与电子元件和制造技术相关的众所周知 的结构没有被详细描述，以避免不必要地模糊本揭露的实施例的描述。
[0020]除非上下文另有要求，在整个说明书和随后的权利要求书中，词语“包 含”及其变体应被解释为开放的、包容性的，即“包含，但不限于”。
[0021]第一、第二和第三等序数的使用并不一定意味着排序的顺序感，而可 能只是区分一个动作或结构的多个实例。
[0022]本说明书中对“一个实施例”或“一实施例”的引用是指特定的特征、结 构或结合实施例描述的特征包括在至少一个实施例中。因此，本说明书各 处出现的短语“在一些实施例中”或“在一实施例中”不一定都指代相同的实 施例。此外，特定的特征、结构或特性可以以任何合适的方式组合成一个 或多个实施例。
[0023]除非内容另有明确规定，否则术语“或”通常以其包括“和/或”的含义使 用。
[0024]本揭露中的实施例为集成电路提供了全环绕栅极晶体管的密集阵列。 全环绕栅极晶体管形成在半导体衬底上方的第一晶片中，其包括相邻半导 体层之间的刻蚀停止层。全环绕栅极晶体管形成后，翻转第一晶片。从第 一晶片的背面通过半导体衬底形成背面导通孔，以接触晶体管的源极区和 漏极区。然后将第二晶片接合到第一晶片。第二晶片包括电子线路。电子 线路通过导电的背面通孔与晶体管电连接。半导体衬底中的刻蚀停止层有 助于确保半导体衬底不会发生过刻蚀，从而保护全环绕栅极晶体管。
[0025]背面导通孔提供了许多好处。举例来说、存储器阵列或传感器阵列等 电子线路形成在第二晶片中，而逻辑晶体管则形成在第一晶片中。这使得 晶体管在第一晶片中形成高密度成为可能。由于刻蚀停止层可防止过度刻 蚀，因此可确保全环绕栅极晶体管的正常功能。集成电路的性能更高，报 废的晶片更少，从而导致更高的产量。
[0026]图1是根据一些实施例的集成电路100框图。集成电路100包括第一 晶片101和第二晶片105。第一晶片包括逻辑晶体管107。第二晶片包括 电子线路111。第一晶片101包括将逻辑晶体管107电连接到电子线路111 的背面导通孔109。如下文将更详细地阐述的，背
面通孔109以降低损坏 逻辑晶体管107的风险的方式形成。
[0027]逻辑晶体管107可以包括纳米结构晶体管。每个纳米结构晶体管可以 包括充当晶体管的沟道区的多个纳米结构。纳米结构可以包括半导体纳米 片、半导体纳米线或其他类型的纳米结构。纳米结构晶体管可以包括全环 绕栅极晶体管。每个全环绕栅极晶体管包括一个或多个围绕半导体纳米结 构的栅极金属，栅极介电材料位于半导体纳米结构和栅极金属之间。在不 脱离本揭露的范围的情况下，逻辑晶体管107可以包括其他类型的晶体管。
[0028]全环绕栅极晶体管结构可由任何合适的方法图案化。举例来说，可以 使用一种或多种光刻工艺对结构进行图案化，光刻工艺包括双重图案化或 多重图案化工艺。通常，双重图案化或多重图案化工艺结合了本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括：第一芯片，包括：衬底；第一全环绕栅极晶体管，在所述衬底上，且具有源极区；以及背面导通孔，通过所述衬底延伸至所述源极区。2.根据权利要求1所述的集成电路，其中所述衬底包括：第一半导体层；所述第一半导体层上的刻蚀停止层；以及所述刻蚀停止层上的第二半导体层，其中所述导电通孔延伸通过所述第一半导体层、所述刻蚀停止层和所述第二半导体层。3.根据权利要求1所述的集成电路，还包括与所述第一芯片接合的第二芯片，且所述第二芯片包括：电子线路；以及金属结构，与所述背面导通孔接触，并将所述第一全环绕栅极晶体管电连接到所述电子线路。4.根据权利要求1所述的集成电路，其中所述第一芯片包括与所述第一全环绕栅极晶体管共用所述源极区的第二全环绕栅极晶体管。5.根据权利要求1的所述集成电路，其中所述第一芯片包括：第二全环绕栅极晶体管，具有源极区；以及浅沟渠隔离，分隔所述第一全环绕栅极晶体管的所述源极区和所述第二全环绕栅极晶体管的所述源极区，其中所述背面导通孔接触所述第一全环绕栅极晶体管的所述源极区和所述第二全环绕栅极晶体管的所述源极区。6.一种集成电路的制造方法，包括：在第一晶片中的半导体衬底上形成第一全环绕栅极晶体管，其中所述半导体衬底包...

【专利技术属性】
技术研发人员：程仲良，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：