三维存储器及其制备方法技术

提供了一种用于形成三维(3D)存储器件的方法。该方法包括：设置交替电介质堆叠体(554)，该交替电介质堆叠体(554)包括交替堆叠在衬底(330)上的第一电介质层(556)和第二电介质层(558)；形成在垂直于衬底(330)的第一方向上穿透交替电介质堆叠体(554)的沟道结构(666)。沟道结构(666)包括在第一方向上延伸的电荷俘获层(337

【技术实现步骤摘要】
【国外来华专利技术】三维存储器及其制备方法
[0001]相关申请的交叉引用
[0002]本申请要求于2021年5月6日提交的中国专利申请No.2021104900254的优先权，通过引用将该中国专利申请的全部内容并入本文。


[0003]本公开总体上涉及半导体
，并且更具体地，涉及三维存储器及其制备方法。

技术介绍

[0004]随着存储器件缩小到更小的管芯尺寸以降低制造成本和增加存储密度，平面存储单元的缩放由于工艺技术限制和可靠性问题而面临挑战。三维(3D)存储架构可以解决平面存储单元的密度和性能限制。
[0005]在3D NAND闪存中，存储阵列可以包括垂直布置在衬底上的多个存储串，每个存储串具有多个垂直堆叠在彼此顶部的存储单元。这样，单位面积的存储密度可以大大增加。为了执行编程、读取和擦除操作，每个存储串可以在一端电连接到阵列公共源极并在另一端连接到位线。位于每个存储串顶部的顶部选择晶体管可以通过顶部选择栅极来导通或关断，以控制存储串与位线之间的电连接。

技术实现思路

[0006]本公开中描述了三维(3D)存储器件及本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于形成三维(3D)存储器件的方法，包括：设置交替电介质堆叠体，所述交替电介质堆叠体包括交替堆叠在衬底上的第一电介质层和第二电介质层；形成在垂直于所述衬底的第一方向上穿透所述交替电介质堆叠体的沟道结构，其中，所述沟道结构包括在所述第一方向上延伸的电荷俘获层；去除所述交替电介质堆叠体的顶部部分处的至少一个第二电介质层以形成顶部选择栅极(TSG)切口通道，并且在平行于所述衬底的第二方向上暴露所述电荷俘获层的一部分；去除所述电荷俘获层的处于所述TSG切口通道内部的暴露部分；以及在所述TSG切口通道内部设置TSG导电层。2.根据权利要求1所述的方法，还包括：形成在所述第一方向上延伸到所述交替电介质堆叠体的所述顶部部分处的所述至少一个第二电介质层中的TSG切口开口；以及通过所述TSG切口开口去除所述至少一个第二电介质层。3.根据权利要求2所述的方法，还包括：在所述TSG切口开口内部设置绝缘材料以形成TSG切口，其中，所述TSG切口将所述TSG导电层分离成彼此电隔离的顶部选择栅极。4.根据权利要求1所述的方法，还包括：在设置所述TSG导电层之前，设置包括比所述电荷俘获层少的电荷陷阱的TSG电介质层。5.根据权利要求4所述的方法，其中，设置所述TSG电介质层包括设置氧化硅、氮氧化硅或其组合。6.根据权利要求1所述的方法，其中，设置所述TSG导电层包括设置掺杂有n型掺杂剂的多晶硅。7.根据权利要求1所述的方法，还包括：形成在所述第一方向上穿透所述交替电介质堆叠体的栅缝隙(GLS)开口；以及用第二导电层替换所述第二电介质层以形成底部堆叠体，其中，所述底部堆叠体包括交替堆叠在所述衬底上的所述第二导电层和所述第一电介质层。8.根据权利要求7所述的方法，还包括：在所述GLS开口的侧壁上设置GLS隔离层以形成GLS，其中，所述GLS将所述第二导电层分离成彼此电隔离的电极。9.根据权利要求8所述的方法，还包括：在设置所述GLS隔离层之后，用GLS导电芯填充所述GLS开口以提供与所述衬底的电连接。10.根据权利要求7所述的方法，其中，用所述第二导电层替换所述第二电介质层包括：从所述GLS开口去除所述第二电介质层以在所述第一电介质层之间在所述第二方向上形成横向通道；以及在所述横向通道内部设置所述第二导电层，其中，所述第二导电层包括不同于所述TSG导电层的导电材料。11.根据权利要求10所述的方法，其中，设置所述第二导电层包括设置钨、铝、钛、钴、
镍、氮化钛、氮化钨、钽、氮化钽或其任何组合。12.根据权利要求10所述的方法，其中，去除所述第二电介质层包括相对于所述TSG导电层和所述第一电介质层选择性地蚀刻所述第二电介质层。13.根据权利要求1所述的方法，其中，形成所述沟道结构包括：形成在所述第一方向上穿透所述交替电介质堆叠体的沟道孔；在所述沟道孔...

【专利技术属性】
技术研发人员：杨远程，刘磊，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：