衰减装置制造方法及图纸

本发明专利技术的半导体电路可以尽可能地防止衰减器增加时增大通过损失和电路设计面积。本发明专利技术的结构特征是具单元级进衰减器４和电流源电路２０↓［１］、２０↓［２］、２０↓［３］，单元级进衰减器具有作为开关的ＦＥＴ、与其并联的衰减电阻６和用于关断的电阻７、８；电流源电路２０↓［１］、２０↓［２］、２０↓［３］具有电流源ＦＥＴ２３↓［１］、２３↓［２］、２３↓［３］并用电流源ＦＥＴ控制流入作为开关的ＦＥＴ的栅极的电流值。（*该技术在2015年保护过期，可自由使用*）

【技术实现步骤摘要】

【技术保护点】
一种半导体电路，其特征是具备： 单元级进衰减器，它具有作为开关的ＦＥＴ、与此作为开关的ＦＥＴ并联的用于衰减的电阻和用于关断的电阻； 电源电路，它具有电流源ＦＥＴ，并用上述电流源ＦＥＴ控制流入上述作为开关的ＦＥＴ的栅极电流。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：佐佐木忠宽，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[日本]