一种基于FPGA的FLASH应用验证系统技术方案

本发明专利技术公开了一种基于FPGA的FLASH应用验证系统，包括PC机、FPGA应用验证板、FLASH子板。FPGA应用验证板设有两个FPGA芯片；每个FPGA芯片都与FLASH相连，可独立访问FLASH，对其进行验证操作；每个FPGA外接大容量160MbSRAM；更换FLASH子板可验证NOR_FLASH和SPI_FLASH。本发明专利技术同时公开了一种基于该系统的验证方法，该方法首先确定上电顺序，JTAG功能验证，数字逻辑验证，读写功能验证。本发明专利技术验证功能全面、通用性强，对一系列FLASH的应用验证具有重要意义。对一系列FLASH的应用验证具有重要意义。对一系列FLASH的应用验证具有重要意义。

【技术实现步骤摘要】
一种基于FPGA的FLASH应用验证系统


[0001]本专利技术属于芯片应用验证领域，涉及非易失性存储器领域的应用验证，具体涉及一种基于FPGA的FLASH应用验证系统。

技术介绍

[0002]随着科学技术的发展，数据的存储和处理越来越重要；非易失性存储器，由于其断电数据不会丢失的特点，因而应用领域非常广泛。
[0003]目前国内设计和生产宇航用FLASH的厂商相对较少，对FLASH验证项目不够充分，且不能兼容不同型号，其中大部分应用验证系统和验证方法主要是验证FLASH的时序匹配性，不具备通用性。为此，需开发一种FLASH应用验证系统，能通用各类FLASH存储器，以满足非易失性存储器的应用验证需求。

技术实现思路

[0004]本专利技术的技术解决问题是：克服现有技术的不足，为各类FLASH的应用验证提供一套通用性强，验证功能全面的FLASH应用验证系统。
[0005]为达到上述目的，本专利技术采用以下技术方案予以实现：
[0006]一种基于FPGA的FLASH应用验证系统，包括PC机、FLASH应用验证板和程控电源；
[0007]FLASH应用验证板包括两块FPGA、串口模块、电源模块、配置存储器接插件、JTAG和SRAM；其中两块FPGA分别记为FPGA_A和FPGA_B；
[0008]当验证被测FLASH的擦写读功能时，被测FLASH与FPGA_A的IO口连接；当验证被测FLASH的JTAG功能和存储器配置功能时，被测FLASH与配置存储器接插件连接，所述配置存储器接插件为FPGA的配置接口；
[0009]串口模块用于连接PC机和FPGA_A，将PC机的擦、写、读指令发送给FPGA_A，并将FPGA_A反馈的结果反馈回PC机；
[0010]FPGA_A根据PC机的擦、写、读指令对被测FLASH进行擦、写、读测试，采集被测FLASH的输出数据，据此判断被测FLASH是否正常工作，判断结果反馈给串口模块；
[0011]FPGA_B采集正在进行工作的被测FLASH的所有输入输出数据，通过配置存储器接插件和JTAG发送给PC机；
[0012]PC机：当验证被测FLASH的擦写读功能时，向串口模块发送擦、写、读指令，接收FPGA_A反馈的结果，并显示；当验证被测FLASH的JTAG功能时，通过JTAG向被测FLASH发送擦、写、读指令，通过JTAG读取被测FLASH反馈的结果并显示；通过JTAG向被测FLASH发送程序配置指令，以验证被测FLASH的存储器配置功能；对FPGA_B采集的被测FLASH的所有输入输出数据进行实时显示；
[0013]电源模块用于为FLASH应用验证板供电，程控电源为电源模块供电。
[0014]优选的，FPGA_A内部集成了FLASH控制器和可控时钟单元，FLASH控制器接收PC机发送的擦、写、读指令，据此对被测FLASH进行擦写读功能验证，采集被测FLASH的输出数据，
判断被测FLASH是否正常工作，判断结果反馈给串口模块；可控时钟单元为FPGA_A内部PLL，用于产生两种时钟频率，一种时钟频率用来维持FPGA_A正常工作，另一种时钟频率作为被测FLASH的输入时钟频率。
[0015]优选的，FLASH控制器对被测FLASH进行擦写读功能验证的方法如下：
[0016]FLASH控制器接收到PC机发送的擦指令后，将擦控制信号和地址发送给被测FLASH，被测FLASH执行擦除指令；执行完后FLASH控制器采集被测FLASH所有地址的数据，如果数据为FF，代表擦除成功，否则擦除失败；
[0017]FLASH控制器接收到PC机发送的写指令后，将写控制信号、输入数据和地址发送给被测FLASH，直至所有地址写入完毕；
[0018]FLASH控制器接收到PC机发送的读指令后，采集被测FLASH相应地址的输出数据，将输入数据和输出数据进行对比，当读操作执行结束时，若输入数据和输出数据一直相同，则被测FLASH的读写功能正常，如果输入数据和输出数据不一致，表示被测FLASH的读写功能异常。
[0019]优选的，PC机验证被测FLASH的JTAG功能的实现方式如下：
[0020]PC机读入预加载的数据；
[0021]PC机通过JTAG读取被测FLASH的ID；
[0022]PC机通过JTAG向被测FLASH发送擦指令，被测FLASH执行完擦指令后，PC机通过JTAG对被测FLASH相应地址的数据通过校验和查空检查，若数据查空成功，说明擦除成功，否则失败；
[0023]PC机通过JTAG向被测FLASH发送写指令，将预加载的数据写入被测FLASH指定地址；
[0024]PC机通过JTAG向被测FLASH发送读指令，从指定地址读取数据，对读取的数据与预加载的数据进行校验，两者一致，则认为写和读成功。
[0025]优选的，验证被测FLASH的存储器配置功能的实现方法如下：
[0026]PC机通过JTAG向被测FLASH发送程序配置指令和配置码型数据，被测FLASH加载配置码型数据；FPGA_A上设置了LED灯，所述配置码型数据用于控制LED灯实现跑马灯功能；
[0027]被测FLASH完成加载后，观测FPGA_A上的LED灯，看其是否能实现跑马灯功能，若不能，则被测FLASH的存储器配置功能异常；若能，则被测FLASH断电再重新上电，此时若不能实现跑马灯功能，则被测FLASH的存储器配置功能异常，若仍能实现跑马灯功能，则对被测FLASH进行软复位；
[0028]软复位后，若不能实现跑马灯功能，则被测FLASH的存储器配置功能异常；若仍能实现跑马灯功能，则被测的存储器配置功能正常。
[0029]优选的，FPGA_B内部集成了FLASH控制器和可控时钟单元，FPGA_B外挂SRAM，能够向SRAM发送控制信号、时钟、地址和数据，并且能够采集SRAM的输出数据。
[0030]优选的，FPGA_B也能作为FLASH，此时FPGA_A的JTAG与FPGA_B的IO口相连；
[0031]PC机通过JTAG指令访问FPGA_B，将测试程序下载到FPGA_B里，此时的FPGA_B变为被测FLASH；
[0032]PC机通过JTAG指令访问FPGA_A，验证FPGA_B作为被测FLASH的擦、写、读功能。
[0033]优选的，还能进行被测FLASH数字逻辑验证，方法如下：
[0034]FPGA_A的JTAG与FPGA_B的IO口相连，被测FLASH与FPGA_A的IO口连接；将此时的FPGA_B记为假FLASH；
[0035]PC机通过串口模块向FPGA_A发送操作指令，FPGA_A根据该操作指令控制被测FLASH执行相应操作，并采集被测FLASH实时数据通过串口模块反馈给PC机；
[0036]同时，PC机通过JTAG向FPGA_A发送操作指令，FPGA_A根据该操作指令控制假FLASH执行相应本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于FPGA的FLASH应用验证系统，其特征在于：包括PC机、FLASH应用验证板和程控电源；FLASH应用验证板包括两块FPGA、串口模块、电源模块、配置存储器接插件、JTAG和SRAM；其中两块FPGA分别记为FPGA_A和FPGA_B；当验证被测FLASH的擦写读功能时，被测FLASH与FPGA_A的IO口连接；当验证被测FLASH的JTAG功能和存储器配置功能时，被测FLASH与配置存储器接插件连接，所述配置存储器接插件为FPGA的配置接口；串口模块用于连接PC机和FPGA_A，将PC机的擦、写、读指令发送给FPGA_A，并将FPGA_A反馈的结果反馈回PC机；FPGA_A根据PC机的擦、写、读指令对被测FLASH进行擦、写、读测试，采集被测FLASH的输出数据，据此判断被测FLASH是否正常工作，判断结果反馈给串口模块；FPGA_B采集正在进行工作的被测FLASH的所有输入输出数据，通过配置存储器接插件和JTAG发送给PC机；PC机：当验证被测FLASH的擦写读功能时，向串口模块发送擦、写、读指令，接收FPGA_A反馈的结果，并显示；当验证被测FLASH的JTAG功能时，通过JTAG向被测FLASH发送擦、写、读指令，通过JTAG读取被测FLASH反馈的结果并显示；通过JTAG向被测FLASH发送程序配置指令，以验证被测FLASH的存储器配置功能；对FPGA_B采集的被测FLASH的所有输入输出数据进行实时显示；电源模块用于为FLASH应用验证板供电，程控电源为电源模块供电。2.根据权利要求1所述的一种基于FPGA的FLASH应用验证系统，其特征在于：FPGA_A内部集成了FLASH控制器和可控时钟单元，FLASH控制器接收PC机发送的擦、写、读指令，据此对被测FLASH进行擦写读功能验证，采集被测FLASH的输出数据，判断被测FLASH是否正常工作，判断结果反馈给串口模块；可控时钟单元为FPGA_A内部PLL，用于产生两种时钟频率，一种时钟频率用来维持FPGA_A正常工作，另一种时钟频率作为被测FLASH的输入时钟频率。3.根据权利要求2所述的一种基于FPGA的FLASH应用验证系统，其特征在于，FLASH控制器对被测FLASH进行擦写读功能验证的方法如下：FLASH控制器接收到PC机发送的擦指令后，将擦控制信号和地址发送给被测FLASH，被测FLASH执行擦除指令；执行完后FLASH控制器采集被测FLASH所有地址的数据，如果数据为FF，代表擦除成功，否则擦除失败；FLASH控制器接收到PC机发送的写指令后，将写控制信号、输入数据和地址发送给被测FLASH，直至所有地址写入完毕；FLASH控制器接收到PC机发送的读指令后，采集被测FLASH相应地址的输出数据，将输入数据和输出数据进行对比，当读操作执行结束时，若输入数据和输出数据一直相同，则被测FLASH的读写功能正常，如果输入数据和输出数据不一致，表示被测FLASH的读写功能异常。4.根据权利要求2所述的一种基于FPGA的FLASH应用验证系统，其特征在于，PC机验证被测FLASH的JTAG功能的实现方式如下：PC机读入预加载的数据；PC机通过JTAG读取被测FLASH的ID；
PC机通过JTA...

【专利技术属性】
技术研发人员：王佳，陈雷，陈茂鑫，李建成，董方磊，许凯亮，周涛，杨作涵，
申请(专利权)人：北京微电子技术研究所，
类型：发明
国别省市：