具有全嵌入式精密线路的封装载板及其加工工艺制造技术

本申请涉及一种具有全嵌入式精密线路的封装载板及其加工工艺，所述加工工艺包括准备基板、第一埋线层的制作、填充第一绝缘介质、第二埋线层的制作、重复填充绝缘介质层和埋线层的制作、以及第n埋线层的制作，所述第n埋线层的制作包括绝缘层制作、图形预留区域制作、导通孔加工、种子层制作、制作感光图形、图形电镀、退膜、去除载体层和闪蚀。本加工工艺满足了双面精密线路制作，提高其可靠性，同时提升载板的表面平整度，有利于封装工艺及成品性能的提升。提升。提升。

【技术实现步骤摘要】
具有全嵌入式精密线路的封装载板及其加工工艺


[0001]本申请涉及封装载板，具体涉及一种具有全嵌入式精密线路的封装载板及其加工工艺。

技术介绍

[0002]随着信息时代的不断更新迭代，对各类芯片的功能要求越来越高，如高速运算、高存储、高精度、高稳定性等等，相应地，对封装基板的要求也越来越高，如高密度布线、薄板、高平整度等等；现有技术中，不管是掩蔽法(Tenting)工艺还是改进的半加成法(mSAP)工艺，主流工艺还是铜面高于绝缘介质，再通过表层油墨涂覆，将导体之间及导体表面进行定向绝缘，部分对载板有平整度需求的产品会通过油墨整平工艺，对油墨进行压平，满足产品平整度需求，但得到的载板厚度以及线路的线宽及间距无法满足需求。
[0003]因此出现了另外一种工艺为单面埋线工艺，现阶端主要应用于RF射频领域，产品主要特征是单面布线密集，另外一面为常规设计，无需内嵌以对图形进行特殊保护；但随着技术的不断发展，载板的布线设计会越来越复杂并且呈现集成的趋势，双面精密线路设计配置产品需求越来越大，因此急需开发一种双面精密线路制作的工艺。
[0004]申请内容
[0005]为了克服上述缺陷，本申请提供一种基于具有全嵌入式精密线路的封装载板的加工工艺，该加工工艺满足了双面精密线路制作，提高其可靠性，同时提升载板的表面平整度，有利于封装工艺及成品性能的提升。
[0006]本申请为了解决其技术问题所采用的技术方案是：
[0007]一种具有全嵌入式精密线路的封装载板的加工工艺，包括如下步骤：
[0008]步骤1：准备基板：准备一张具有载体层和铜箔层的基板；
[0009]步骤2：第一埋线层的制作：在铜箔层上采用图像电镀的方式制作内嵌的第一埋线层；
[0010]步骤3：填充绝缘介质：在第一埋线层上填充绝缘介质而形成第一绝缘介质层；
[0011]步骤4：第二埋线层的制作：
[0012]①
导通孔加工：在第一绝缘介质层内加工导通孔；
[0013]②
种子层制作：在第一绝缘介质层及导通孔的表面制作种子层；
[0014]③
图形线路的制作：在种子层上制作第二埋线层；
[0015]步骤5：重复步骤3和4，直至形成n
‑
1层板，其中n≥3，且n为自然数；
[0016]步骤6：第n埋线层的制作：
[0017]①
绝缘层制作：在第n
‑
1埋线层上填充绝缘介质而形成第n
‑
1绝缘介质层；
[0018]②
图形预留区域制作：通过UV冷光加工工艺，在第n
‑
1绝缘介质层上进行半刻，刻出最终需要制作预设深度的图形形状区域；
[0019]③
导通孔加工：通过UV冷光加工工艺，在第n
‑
1绝缘介质层内导通孔的设计位置进行加工，形成导通孔，导通孔连通至第n
‑
1埋线层上；
[0020]④
种子层制作：在第n
‑
1绝缘介质层、图形形状区域及导通孔的表面制作种子层，用于整板的导通；
[0021]⑤
制作感光图形：将
④
中种子层进行感光形成感光层，并将需要电镀的图形形状区域及导通孔裸露出来；
[0022]⑥
图形电镀：将板件进行电镀铜，在导通孔内填铜并在裸露的图形形状区域上形成第n埋线层；
[0023]⑦
退膜：将剩余的感光层退除；
[0024]⑧
抛光：将退膜后的板件进行研磨抛光处理，以去除表面轻微的凸起；
[0025]⑨
去除载体层；
[0026]⑩
闪蚀：将铜箔层蚀刻掉，露出铜箔层上的第一埋线层，从而完成两面内嵌精密线路的多层板的制作。
[0027]优选地，在步骤1中，在基板工作区域的四周将载体层和铜箔层打通。
[0028]优选地，在基板工作区域的四周进行钻孔处理，形成连通载体层和铜箔层的若干通孔，当压合第一绝缘介质层时，绝缘介质流入通孔内，从侧壁将铜箔层与载体层结合在一起。
[0029]优选地，利用激光切割工艺在基板工作区域的四周切出凹槽，该凹槽连通载体层和铜箔层，当压合第一绝缘介质层时，绝缘介质流入凹槽内，将铜箔层与载体层结合在一起。
[0030]优选地，利用激光工艺在基板工作区域的四周烧出一定区域，而露出载体层，当压合第一绝缘介质层时，绝缘介质流动至载体层烧出区域的表面，将铜箔层与载体层结合在一起。
[0031]优选地，所述步骤2中具体包括如下工艺：
[0032]①
前处理：将铜箔层表面进行清洁、粗化处理；
[0033]②
制作感光层：在铜箔层表面通过压合或涂覆的方式，均匀的布上一层感光层；
[0034]③
曝光：将无需制作的成品图形通过影像转移的方式，使光与感光层发生聚合反应，形成无法被显影液去除但可以被退膜液去除的图形；
[0035]④
显影：将未发生反应区域的感光层去除，保留发生光聚合反应的区域；
[0036]⑤
图形电镀：显影后裸露出来的区域进行电镀，以形成所需要的图形线路；
[0037]⑥
退膜：去除感光层，形成最终的第一埋线层。
[0038]优选地，所述步骤3和步骤6中
①
具体包括如下工艺：
[0039]①
前处理：对图形线路层表面进行清洁及粗化处理，以增加线路与绝缘介质的结合力，提高产品性能；
[0040]②
填充绝缘介质：通过压合或者真空压合搭配烘烤的工艺，在图形线路层上形成绝缘介质层。
[0041]优选地，在所述步骤4的
①
中，采用镭射开窗、镭射钻孔工艺来制作盲孔，制作过程中对位基准为以内层靶标为基准的靶孔；或者采用激光直接成盲孔工艺来制作盲孔，制作过程中对位基准为内层靶标；在所述步骤4的
②
或步骤6的
④
中，种子层采用沉铜工艺或溅射工艺制作而成；在所述步骤4的
③
或步骤6的
⑥
中，图形制作时，根据图形布线密度，采用加成法搭配图形电镀、半加成法或减成法搭配整板电镀及蚀刻工艺，进行图形增层制作。
[0042]优选地，在所述步骤6的
⑥
中，所述第n埋线层的上表面低于所述第n
‑
1绝缘介质层的上表面0～5um。
[0043]本申请还提供了一种具有全嵌入式精密线路的封装载板，采用上述的加工工艺加工而成。
[0044]本申请的有益效果是：
[0045]1)本加工工艺已有的埋入线路工艺ETS(Embedded Trace Substrate)工艺基础上，创新性使用UV镭射结合mSAP加工工艺将另一面最外层线路嵌入绝缘层内，达到所有线路均嵌入绝缘层的目的；
[0046]2)本加工工艺满足了具有双面精密线本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种具有全嵌入式精密线路的封装载板的加工工艺，其特征在于：包括如下步骤：步骤1：准备基板(10)：准备一张具有载体层(11)和铜箔层(12)的基板；步骤2：第一埋线层(13)的制作：在铜箔层(12)上采用图像电镀的方式制作内嵌的第一埋线层(13)；步骤3：填充绝缘介质：在第一埋线层(13)上填充绝缘介质而形成第一绝缘介质层(14)；步骤4：第二埋线层(21)的制作：
①
导通孔加工：在第一绝缘介质层(14)内加工导通孔；
②
种子层制作：在第一绝缘介质层(14)及导通孔的表面制作种子层；
③
图形线路的制作：在种子层上制作第二埋线层(21)；步骤5：重复步骤3和4，直至形成n
‑
1层板，其中n≥3，且n为自然数；步骤6：第n埋线层(25)的制作：
①
绝缘层制作：在第n
‑
1埋线层上填充绝缘介质而形成第n
‑
1绝缘介质层(22)；
②
图形预留区域制作：通过UV冷光加工工艺，在第n
‑
1绝缘介质层(22)上进行半刻，刻出最终需要制作预设深度的图形形状区域(23)；
③
导通孔加工：通过UV冷光加工工艺，在第n
‑
1绝缘介质层(22)内导通孔的设计位置进行加工，形成导通孔，导通孔连通至第n
‑
1埋线层上；
④
种子层制作：在第n
‑
1绝缘介质层、图形形状区域及导通孔的表面制作种子层，用于整板的导通；
⑤
制作感光图形：将
④
中种子层进行感光形成感光层(24)，并将需要电镀的图形形状区域及导通孔裸露出来；
⑥
图形电镀：将板件进行电镀铜，在导通孔内填铜并在裸露的图形形状区域上形成第n埋线层(25)；
⑦
退膜：将剩余的感光层退除；
⑧
抛光：将退膜后的板件进行研磨抛光处理，以去除表面轻微的凸起；
⑨
去除载体层(11)；
⑩
闪蚀：将铜箔层(12)蚀刻掉，露出铜箔层上的第一埋线层(13)，从而完成两面内嵌精密线路的多层板的制作。2.根据权利要求1所述的具有全嵌入式精密线路的封装载板的加工工艺，其特征在于：在步骤1中，在基板(10)工作区域的四周将载体层(11)和铜箔层(12)打通。3.根据权利要求2所述的具有全嵌入式精密线路的封装载板的加工工艺，其特征在于：在基板(10)工作区域的四周进行钻孔处理，形成连通载体层(11)和铜箔层(12)的若干通孔，当压合第一绝缘介质层(14)时，绝缘介质流入通孔内，从侧壁将铜箔层(12)与载体层(11)结合在一起。4.根据权利要求2所述的具有全嵌入式精密线路的封...

【专利技术属性】
技术研发人员：刘臻祎，马洪伟，沈飞，宗芯如，
申请(专利权)人：江苏普诺威电子股份有限公司，
类型：发明
国别省市：