光罩表层膜及其形成方法技术

本发明专利技术实施例涉及光罩表层膜及其形成方法。在衬底上方沉积第一覆盖层。在第一覆盖层上生长纳米线网络。在纳米线网络上沉积第二覆盖层。蚀刻衬底以形成表层膜的框。将第一覆盖层和第二覆盖层图案化以形成表层膜的薄膜，其中图案化使第一覆盖层和第二覆盖层的材料减少以在纳米线上形成涂层。少以在纳米线上形成涂层。少以在纳米线上形成涂层。

【技术实现步骤摘要】
光罩表层膜及其形成方法


[0001]本专利技术实施例涉及一种光罩表层膜及其形成方法。

技术介绍

[0002]在先进的半导体技术中，半导体元件的尺寸持续变小，且渐趋复杂的线路布置使得集成电路(IC)的设计和制造更具挑战性，且所需成本更高。为了占用较小面积且以更低的功率消耗来追求更好的元件性能，已经研究了例如极紫外光(EUV)光刻工艺的先进光刻工艺技术，作为制造具有相对较小的线宽(例如10纳米或更小)的半导体元件的方法。在EUV光刻工艺期间，光罩组件中的光罩表层膜保护光罩免受颗粒污染。
[0003]尽管现有的光刻工艺技术已经得到改进，但是它们仍然不能满足许多方面的要求。例如，为了满足EUV光刻工艺的需要，光罩表层膜的坚固性和性能仍有待提高。

技术实现思路

[0004]根据本专利技术的实施例，一种制造半导体装置的方法包括：在衬底上沉积第一覆盖层；在所述第一覆盖层上生长纳米线网络；在所述纳米线网络上沉积第二覆盖层；蚀刻所述衬底以形成表层膜的框；及将所述第一覆盖层和所述第二覆盖层图案化以形成所述表层膜的薄膜，其中所述图案化减少所述第一覆盖层和所述第二覆盖层的材料以在所述纳米线上形成涂层。
[0005]根据本专利技术的实施例，一种制造半导体装置的方法包括：在衬底上沉积第一覆盖层；在所述第一覆盖层上生长纳米线网络；在所述纳米线网络上沉积第二覆盖层，其中所述第一覆盖层和所述第二覆盖层包覆所述纳米线；根据图案化光罩层将所述衬底图案化；及根据所述图案化光罩层将所述第一覆盖层和所述第二覆盖层图案化以在所述纳米线的第一部分上形成涂层并且保持所述纳米线的第二部分被所述第一覆盖层和所述第二覆盖层包覆。
[0006]根据本专利技术的实施例，一种光罩表层膜包括：框，其界定内部空间；及薄膜，其在所述内部空间上方及包括：纳米线网络；及涂层，其在所述纳米线网络上，其中所述薄膜包括由所述框包覆的第一部分和包括所述纳米线之间的间隙的第二部分。
附图说明
[0007]本揭露的各方面可经由阅读以下详细描述结合附图得到最佳理解。应注意，根据行业标准做法，各种构件未按比例绘制。实际上，为使讨论清楚，可任意增大或减小各种构件的尺寸。
[0008]图1是根据本揭露的一些实施例的光刻工艺系统示意图。
[0009]图2A到2L是根据本揭露的一些实施例的制造光罩表层膜的方法的中间阶段截面图。
[0010]图3A到3D(其根据本揭露的一些实施例各自分别包括子图(a)、(b)和(c))是图2A
到2L所示方法的中间阶段中纳米线的透视图和截面图。
[0011]图4A到4C是根据本揭露的一些实施例的制造光罩表层膜的方法的中间阶段的截面图。
[0012]图5A和5B(其根据本揭露的一些实施例各自分别包括子图(a)、(b)和(c))是图4A到4C所示方法的纳米线中间阶段的透视图和截面图。
[0013]图6是根据本揭露的一些实施例的制造光罩表层膜的方法流程图。
[0014]图7是根据本揭露的一些实施例的形成半导体元件的方法流程图。
具体实施方式
[0015]以下揭露提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文将描述组件及布置的特定实例以简化本揭露。当然，这些仅为实例且不意在产生限制。例如，在以下本揭露中，在第二构件上方或第二构件上形成第一构件可包含其中形成直接接触的第一构件及第二构件的实施例，且还可包含其中可在第一构件与第二构件之间形成额外构件使得第一构件及第二构件可不直接接触的实施例。另外，本揭露可在各个实例中重复参考元件符号及/或字母。此重复是为了简单及清楚且其本身不指示所讨论的各种实施例及/或配置之间的关系。
[0016]此外，为便于描述，例如“下面”、“下方”、“下”、“上方”、“上”及其类似者的空间相对术语在本文中可用于描述元件或构件与另一(些)元件或构件的关系，如图中所描绘出。除图中所描绘的定向之外，空间相对术语还打算涵盖装置在使用或操作中的不同定向。设备可依其它方式定向(旋转70度或依其它定向)且还可因此解译本文中所使用的空间相对描述词。
[0017]尽管描述本揭露的广泛范畴的数值范围及参数是近似值，但要尽可能精确报告具体实例中所描述的数值。然而，任何数值固有地包含有由各自测试测量中常见的偏差必然导致的某些误差。而且，如本文中所使用，术语“约”、“实质”及“基本上”一般意谓在给定值或范围的10％、5％、1％或0.5％内。或者，如由一般技术者所考虑，术语“约”、“实质”及“基本上”意谓在平均值的可接受标准误差内。除在操作/工作实例中之外，或除非另有明确说明，否则本文中所揭露的所有数值范围、数量、值及百分比(例如材料数量、持续时间、温度、操作条件、数量比及其类似者的数值范围、数量、值及百分比)应被理解为在所有实例中由术语“约”、“实质”及“基本上”修饰。因此，除非有相反的指示，否则本揭露及所附权利要求书中所描述的数值参数是可根据需要变动的近似值。最后，至少应根据报告的有效数字的数量及通过应用一般舍入技术来解释各数值参数。范围在本文中可表示为从一端点到另一端点或在两个端点之间。除非另有说明，否则本文中所揭露的所有范围均包含端点。
[0018]在本揭露全文中使用的术语“光罩”、“倍缩光罩”和“掩模”是指在光刻工艺系统中使用的元件，其中根据电路图案的图案化图像形成在衬底上。衬底可能是透明的。光罩上的电路图案的图像经由光刻工艺系统的辐射源被转印到工件上。从辐射源发出的光刻工艺辐射以光透射或反射的方式通过光罩入射到工件上。
[0019]EUV光刻工艺中使用的光罩通常是反射掩模，其包括在其上形成的电路图案，并用于在EUV光刻工艺步骤期间通过来自光罩的光反射层的图案化EUV辐射将电路图案转移到工件上，例如晶片。
[0020]EUV光刻工艺的性能对光罩的完整性很敏感。如果有不预期的外来物，例如污染物或颗粒粘着到光罩上，这些材料可能会阻碍EUV光的传输，从而可能无法成功地将电路图案转移到工件上。因此，采用光罩表层膜(在此称为表层膜)来保护光罩免受颗粒或污染物的影响。表层膜通常包括位于光罩上方的薄膜，其中所述薄膜对EUV光是透明的，并且在EUV光刻工艺工具的高温环境下运行良好。然而，基于固态薄膜的现有薄膜的材料和布置可能无法满足EUV光刻工艺的各种要求，例如EUV光的高透射率、高效的散热、足够的薄膜应力、环境耐用材料等。
[0021]本揭露提供一种表层膜和形成所述表层膜的方法。在提议的方案中，表层膜包括由具有高EUV透射率的纳米线网络形成的薄膜，同时能够保护光罩免受外来颗粒的侵害。进一步地说，所提出的薄膜结构提供了足够的薄膜刚性和延展性，因此可以有效地消除或减少薄膜的弯折(下垂)效应。此外，可以使用与形成现有半导体元件的工艺兼容的一或多个循序工艺阶段来形成所提出的薄膜，因此可以提高制造表层膜的合格率和成本效益。
[0022]图1是根据本揭露的一些实施例的光刻工艺设备100的示意图。光刻工艺设备100经布置以执行反射型光刻工艺，例如EUV光刻本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体装置的方法，其包括：在衬底上沉积第一覆盖层；在所述第一覆盖层上生长纳米线网络；在所述纳米线网络上沉积第二覆盖层；蚀刻所述衬底以形成表层膜的框；及将所述第一覆盖层和所述第二覆盖层图案化以形成所述表层膜的薄膜，其中所述图案化使所述第一覆盖层和所述第二覆盖层的材料减少以在所述纳米线上形成涂层。2.根据权利要求1所述的方法，其中所述纳米线包括碳、硅化钼、氮化钼硅、碳化硼或氮化硼。3.根据权利要求1所述的方法，其中所述第一覆盖层或所述第二覆盖层包括氮化硅、氧化硅、碳化硅、氮化锆或氧化锆。4.根据权利要求1所述的方法，其进一步包括在沉积所述第二覆盖层之前或在沉积所述第二覆盖层之后沉积导热层。5.根据权利要求1所述的方法，其中所述纳米线的直径与所述涂层的厚度的比率在大约1和大约10之间。6.根据权利要求1所述的方法，其中所述图案化在所述薄膜中形成多个间隙，并且将所述薄膜布置为锚定在所述框之...

【专利技术属性】
技术研发人员：林云跃，游振杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：