硬掩模结构及其制造方法、半导体器件技术

本发明专利技术提出了一种硬掩模结构及其制造方法、半导体器件；所述硬掩模结构包括蚀刻阻挡层(100)，覆盖在蚀刻阻挡层(100)上的金属硬掩模层(200)以及覆盖在金属硬掩模层(200)上的至少一层缓冲层(300)；所述缓冲层(300)采用Si、SiC、SiCN、SiOC、SiOCN以及SiN中至少一种制成。本发明专利技术的硬掩模结构及其制造方法、半导体器件通过采用在金属硬掩模层上覆盖形成缓冲层，避免金属硬掩模层遭受损伤，以此解决第一凹槽错配的问题。凹槽错配的问题。凹槽错配的问题。

【技术实现步骤摘要】
硬掩模结构及其制造方法、半导体器件


[0001]本专利技术涉及半导体
，尤其一种硬掩模结构及其制造方法、半导体器件。

技术介绍

[0002]TiN硬掩模多用于多重光刻技术。如图1所示，该硬掩模结构包括蚀刻阻挡层100、金属硬掩模层200和帽层210。首先，在帽层上方铺上光刻胶900，并通过光刻处理、刻蚀和去光刻胶等步骤，在帽层左侧形成预设图案。其次，重复上述步骤即可获得多重光刻的硬掩模结构。
[0003]此外，硬掩模还可以用于自对准双重成像(SADP)技术。如图2所示，该硬掩模结构包括蚀刻阻挡层100、金属硬掩模层200和帽层210。首先，在帽层210上形成芯结构230，再通过沉积和蚀刻形成间隔物220，去除芯结构230后得到并蚀刻掩模图案，最后帽层210形成预设图案。
[0004]但是，在多重光刻技术中，在蚀刻帽层210时，会在金属硬掩模层200形成凹槽240，导致凹槽240尺寸与预设严重不匹配。而且，后续刻蚀之后的灰化处理步骤会造成金属硬掩模层200氧化损伤，特别地后续步骤中灰化会对上一步骤形成的凹槽240造成更严重的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种硬掩模结构，其特征在于，所述硬掩模结构包括蚀刻阻挡层(100)，覆盖在蚀刻阻挡层(100)上的金属硬掩模层(200)以及覆盖在金属硬掩模层(200)上的至少一层缓冲层(300)；所述缓冲层(300)采用Si、SiC、SiCN、SiOC、SiOCN以及SiN中至少一种制成。2.根据权利要求1所述的硬掩模结构，其特征在于，所述缓冲层(300)的厚度大于3.根据权利要求1或2所述的硬掩模结构，其特征在于，所述硬掩模结构还包括覆盖在缓冲层(300)上的帽层，所述帽层与缓冲层(300)的蚀刻选择性大于3。4.根据权利要求1或2所述的硬掩模结构，其特征在于，所述硬掩模结构还包括覆盖在缓冲层(300)上的帽层，所述硬掩模结构满足如下特征：D
c
/D
b
≤S其中，D
c
为过蚀刻时帽层蚀刻的厚度相当量；D
b
为缓冲层厚度；S为帽层和缓冲层(300)的蚀刻选择比。5.一种如权利要求1～4中任意一项所述的硬掩模结构的制造方法，其特征在于，包括以下步骤：步骤S1、提供一形成有蚀刻阻挡层(100)、金属硬掩模层(200)、缓冲层(300)和帽层的半导体衬底；步骤S2、在所述半导体衬底的帽层上方形成预设掩模图案层；步骤S3、根据预设掩模图案层通过蚀刻去除帽层的多余材料形成帽层图案，且控制蚀刻终止于缓冲层(300)；步骤S4、去除预设掩模图案层。6.一种如权利要求5所述的硬掩模结构的制造方法，其特征在于，所述步骤S2为：通过在...

【专利技术属性】
技术研发人员：汪金宝，许祖荣，
申请(专利权)人：广州集成电路技术研究院有限公司，
类型：发明
国别省市：