一种半导体器件及其制备方法技术

本发明专利技术公开了一种半导体器件，包括：衬底，包括至少一个鳍结构，鳍结构包括源极/漏极区，源极/漏极区包括第一应变层和形成于第一应变层上方的第二应变层；以及至少一个栅极堆叠件，形成在衬底上方。本发明专利技术提供的半导体器件，通过在衬底上方增设第一应变层以增加鳍结构底部所受到的应力；同时，为了产生更多的应力，第一应变层采用易于鳍结构底部延伸的菱形，因而避免了现有技术中应变力分布不均匀，并且迁移率在整个鳍片之间分布不平衡的问题。移率在整个鳍片之间分布不平衡的问题。移率在整个鳍片之间分布不平衡的问题。

【技术实现步骤摘要】
一种半导体器件及其制备方法


[0001]本专利技术涉及半导体
，尤其涉及一种半导体器件及其制备方法。

技术介绍

[0002]众所周知，应变材料广泛应用于平面半导体器件结构中。但在应用于立体结构(比如，FinFET)中时，容易出现应变力分布不均匀的情况。出现这种情况的主要原因在于在三维晶体管结构中，沟道不再是简单的平面，而是转变为立体，即沿着鳍结构的侧面和顶面分布。这会导致应变材料所提供的应变力在鳍结构中分布不均一，并且迁移率在整个鳍结构之间分布不平衡。有研究表明，以PFET(p
‑
type field effect transistor，P型场效应晶体管)为例，采用锗硅化合物对于鳍结构顶部产生的压应力(
‑
3.1Gpa)明显高于底部(
‑
0.9Gpa)。

技术实现思路

[0003]本专利技术的目的在于，提供一种半导体器件及其制备方法。
[0004]本专利技术所采用的技术方案是：构造一种半导体器件，包括：
[0005]衬底，包括沿着第一方向延伸形成的至少一个鳍结构，所述鳍结构包括源极/漏极区，所述源极/漏极区包括第一应变层和形成于第一应变层上方的第二应变层；以及
[0006]至少一个栅极堆叠件，沿着与第一方向交叉的第二方向形成在所述衬底上方。
[0007]在本专利技术提供的半导体器件中，所述第一应变层材料包括未掺杂的锗硅化合物、硅、碳化硅和III
‑
V族化合物中的一种或其组合。
[0008]在本专利技术提供的半导体器件中，所述第一应变层为未掺杂的锗硅化合物，其中，锗含量为20％
‑
40％。
[0009]在本专利技术提供的半导体器件中，相邻两个第一应变层的最短间距为2～10nm。
[0010]在本专利技术提供的半导体器件中，所述第一应变层的沿所述第一方向横截面为菱形、U形、球形或箱形中的一种。
[0011]根据本专利技术的另一方面，还提供一种半导体器件的制备方法，包括以下步骤：
[0012]步骤S1、提供含有沿着第一方向延伸形成的至少一个鳍结构的衬底，所述衬底上方沿着与第一方向交叉的第二方向形成有至少一个栅级堆叠件；
[0013]步骤S2、刻蚀所述鳍结构以形成应变层预填充的第一凹槽；
[0014]步骤S3、在所述第一凹槽下方继续刻蚀以形成应变层预填充的第二凹槽；
[0015]步骤S4、在所述第二凹槽上方外延生长第一应变层；以及
[0016]步骤S5、在所述第一凹槽上方外延生长第二应变层。
[0017]在本专利技术提供的半导体器件的制备方法中，在所述步骤S2和步骤S3之间还包括以下步骤：
[0018]步骤S21、在所述第一凹槽、所述栅级堆叠件和衬底上方淀积层间保护层；以及
[0019]步骤S22、去除所述第一凹槽、所述栅级堆叠件和衬底的水平面上的层间保护层，
以暴露所述第一凹槽底部、所述栅级堆叠件和衬底的表面，并保留所述第一凹槽侧壁和所述栅级堆叠件侧壁的层间保护层。
[0020]在本专利技术提供的半导体器件的制备方法中，所述第一凹槽侧壁的层间保护层的高度与所述鳍结构的高度之间差值为0
‑
10nm。
[0021]在本专利技术提供的半导体器件的制备方法中，在所述步骤S5之前还包括：
[0022]步骤S41：去除所述第一凹槽侧壁和所述栅级堆叠件侧壁的层间保护层。
[0023]在本专利技术提供的半导体器件的制备方法中，在所述步骤S3中的刻蚀为干法刻蚀、或湿法刻蚀和干法刻蚀的组合。
[0024]本专利技术的半导体器件及其制备方法，具有以下有益效果：本专利技术提供的半导体器件，通过在衬底上方增设第一应变层以增加鳍结构底部所受到的应力；同时，为了产生更多的应力，第一应变层采用易于鳍结构底部延伸的菱形，因而避免了现有技术中应变力分布不均匀，并且迁移率在整个鳍片之间分布不平衡的问题。
附图说明
[0025]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
[0026]图1所示为本专利技术一实施例提供的半导体器件的制备方法的流程图；
[0027]图2示出了根据本专利技术一实施例提供的半导体器件的实施例的立体图；
[0028]图3
‑
图9是根据发专利技术的半导体器件的制备方法的各阶段剖面示意图；
[0029]图10是本专利技术另一实施例提供的半导体器件的剖面示意图。
具体实施方式
[0030]以下公开许多不同的实施方法或是例子来实行本专利技术实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本专利技术实施例。当然这些实施例仅用以例示，且不该以此限定本专利技术实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本专利技术实施例，不代表所讨论的不同实施例及/或结构之间有特定的关系。
[0031]此外，其中可能用到与空间相关用词，例如“在
……
下方”、“下方”、“较低的”、“上方”、“较高的”及类似的用词，这些空间相关用词是为了便于描述图示中一个(些)元件或特征与另一个(些)元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及图式中所描述的方位。当装置被转向不同方位时(旋转90度或其他方位)，则其中所使用的空间相关形容词也将依转向后的方位来解释。
[0032]虽然所述的一些实施例中的步骤以特定顺序进行，这些步骤亦可以其他合逻辑的顺序进行。在不同实施例中，可替换或省略一些所述的步骤，亦可于本专利技术实施例所述的步骤之前、之中、及/或之后进行一些其他操作。本专利技术实施例中的半导体元件结构可加入其
他的特征。在不同实施例中，可替换或省略一些特征。
[0033]本专利技术实施例提供一种半导体器件的制备方法，通过在衬底上方增设第一应变层以增加鳍结构底部所受到的应力；同时，为了产生更多的应力，第一应变层采用易于鳍结构底部延伸的菱形，因而避免了现有技术中应变力分布不均匀，并且迁移率在整个鳍片之间分布不平衡的问题。
[0034]图1所示为本专利技术一实施例提供的半导体器件的制备方法的流程图；图2示出了根据本专利技术一实施例提供的半导体器件的实施例的立体图；图3
‑
图10是根据发专利技术的半导体器件的制备方法的各阶段剖面示意图。以下将图1的流程图搭配图2的立体图以及图3至图10的剖面示意图说明本专利技术实施例。
[0035]参照图1，示出了根据本专利技术的实施例的半导体器件的制备方法的流程图。方法本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底，包括沿着第一方向延伸形成的至少一个鳍结构，所述鳍结构包括源极/漏极区，所述源极/漏极区包括第一应变层和形成于第一应变层上方的第二应变层；以及至少一个栅极堆叠件，沿着与第一方向交叉的第二方向形成在所述衬底上方。2.根据权利要求1所述的半导体器件，其特征在于，所述第一应变层材料包括未掺杂的锗硅化合物、硅、碳化硅和III
‑
V族化合物中的一种或其组合。3.根据权利要求2所述的半导体器件，其特征在于，所述第一应变层为未掺杂的锗硅化合物，其中，锗含量为20％
‑
40％。4.根据权利要求1所述的半导体器件，其特征在于，相邻两个第一应变层的最短间距为2～10nm。5.根据权利要求1所述的半导体器件，其特征在于，所述第一应变层沿所述第一方向的横截面为菱形、U形、球形或箱形中的一种。6.一种半导体器件的制备方法，其特征在于，包括以下步骤：步骤S1、提供含有沿着第一方向延伸形成的至少一个鳍结构的衬底，所述衬底上方沿着与第一方向交叉的第二方向形成有至少一个栅级堆叠件；步骤S2、刻蚀所述鳍结构以形成应变...

【专利技术属性】
技术研发人员：吴旭升，李彦儒，
申请(专利权)人：广州集成电路技术研究院有限公司，
类型：发明
国别省市：