半导体器件的制作方法及半导体器件技术

本申请公开一种半导体器件的制作方法和半导体器件，所述制作方法包括：在一基板上设置多个栅极结构；在相邻的两个栅极结构之间的基板上设置第一介电层；在每个栅极结构的上表面上设置保护层，其中所述保护层完整地覆盖在栅极结构的上表面且不延伸至第一介电层上方；在所述第一介电层和所述保护层上设置第二介电层；在相邻的两个栅极结构之间的所述第一介电层和所述第二介电层中进行刻蚀工艺，以形成第一预定深度的空腔；在所述空腔中对应地设置一个接触导件。本申请还涉及一种半导体器件。本申请还涉及一种半导体器件。本申请还涉及一种半导体器件。

【技术实现步骤摘要】
半导体器件的制作方法及半导体器件


[0001]本申请涉及半导体器件
，特别涉及一种半导体器件的制作方法及半导体器件。

技术介绍

[0002]现有的在半导体器件形成接触导件115的制作方法(如图1a
‑
1e所示和图2a
‑
2b所示),如图1a所示，提供一半导体器件100，所述半导体器件100包括：一基板101、设置在基板101上的多个替代栅极结构102、有源结构103、以及设置在基板101中的隔离区域104(例如：STI浅沟槽隔离区域104)，有源结构103包括源极和漏极(未示出)，在替代栅极结构102、有源结构103和基板表面依次设有停止层(接触刻蚀停止层106，CESL，contact etch stop layer)和第一介电层107。当然，在替代栅极结构102与接触刻蚀停止层106之间的替代栅极结构102的两侧设置有侧壁间隔物105。具体地，现有技术的制作方法包括：第一步(如图1b所示)，通过研磨接触刻蚀停止层106和第一介电层107以暴露替代栅极结构102，且使替代栅极结构102、接触刻蚀停止层106和第一介电层107的上表面保持为同一高度，然后在上表面为同一高度的半导体器件100上设置覆盖层109；第二步(如图1c所示)，在覆盖层109上设置第二介电层111；第三步(如图1d所示)，在第二介电层111上方淀积预设图案的光刻层(图未示出)，并依据该图案化的光刻层在第二介电层111、覆盖层109、和/或第一介电层107、和/或触刻蚀停止层106蚀刻以形成空腔114。空腔114底部的部分区域抵接有三种情况，第一种是所述部分区域抵接有源结构；第二种是所述部分区域抵接栅极结构；第三种是所述部分区域抵接基板。之所以是部分区域，是因为设置一个接触导件115的空腔114是有可能存在部分抵接栅极结构，部分抵接基板的。特别强调的是，空腔114均需要蚀刻贯穿覆盖层109；第四步(如图1e所示)，在空腔114中淀积形成接触导件115，该接触导件115包括：抵接空腔114表面的间隔层117(barrier)和抵接间隔层117表面的接触件118(附图1e中用粗黑色表示)。
[0003]在上述现有的制作方法中，其空腔114的形成一般要蚀刻穿透介电层和覆盖层109，由于覆盖层109与第一介电层107和第二介电层111的材料不同，在相同的刻蚀条件(如图1e所示)时，刻蚀覆盖层109与第一介电层107和第二介电层111的速率不同，导致刻蚀第一介电层107和第二介电层111较快，而刻蚀覆盖层109较慢，容易出现空腔114中介电层和覆盖层109无法保持一致的光滑侧面，往往是覆盖层109形成突出于空腔114的内侧壁的凸出部(附图1e所示，空腔114的内侧壁有覆盖层109延伸出)，导致空腔114的开口被缩小。由于空腔114开口被缩小，导致以下两个问题，一是淀积接触导件115的间隔层117时，会出现覆盖层109凸出部的底表面缺失间隔层117，造成接触件118与覆盖层109/第一介电层107之间的元素扩散和表面结合力差等问题；二是由于凸出部缩小接触导件115的填充开口，影响其填充覆盖能力且造成填充后的孔隙119问题。
[0004]或者，在同一刻蚀条件下且保证空腔114的内侧壁表面光滑，即空腔114的内侧壁表面没有凸出部延伸出时(如图2a
‑
2b所示)，会导致蚀刻终点难以控制，出现有源结构103
和浅沟槽隔离区域104刻蚀过度，从而破坏了半导体器件100的性能。如图2b所示，在空腔114内设置接触导件115，由于有源结构103刻蚀过度，导致有源结构103缺失以及基板与接触导件115之间距离过近，隔离效果差等问题。
[0005]因此，需要一种能够解决上述问题的方法。

技术实现思路

[0006]本申请的主要目的是提出一种半导体器件的制作方法及半导体器件，旨在优化半导体器件的结构，在相同的刻蚀条件下，既不会对有源结构和隔离区域刻蚀过度，又使得空腔的内侧壁表面光滑(即，空腔的内侧壁表面没有凸出部)。
[0007]实现上述目的，本申请提出一种半导体器件的制作方法，所述制作方法包括：
[0008]在一基板上设置多个栅极结构；
[0009]在相邻的两个栅极结构之间的基板上设置第一介电层；
[0010]在每个栅极结构的上表面上设置保护层，其中所述保护层刚好完整地覆盖在每个栅极结构的上表面且不延伸至第一介电层上方；
[0011]在所述第一介电层和所述保护层上设置第二介电层；
[0012]在相邻的两个栅极结构之间的所述第一介电层和所述第二介电层中进行刻蚀工艺，以形成第一预定深度的空腔；
[0013]在所述空腔中对应地设置一个接触导件。
[0014]在本实施例中，由于在栅极结构上设置保护层，第一介电层上没有保护层，所以第一介电层、第二介电层和保护层不存在刻蚀速率不同的情况。因此在相同的刻蚀条件下，能够控制不对有源结构和隔离区域刻蚀过度，又能够使得空腔的内侧壁表面光滑(即，空腔的内侧壁表面没有凸出部)。
[0015]在一实施例中，所述在每个栅极结构的上表面上设置保护层，包括：
[0016]通过基于所述第一介电层的自对准生长将所述第一介电层延伸第一预定高度，以使延伸后的相邻的两个第一介电层与在该相邻的两个第一介电层之间的栅极结构形成第一凹槽；
[0017]填充所述第一凹槽，以在所述栅极结构的上表面形成所述保护层。
[0018]在本实施例中，基于所述第一介电层的自对准生长/延伸是指仅在第一介电层上方形成其他材料，而不会和栅极结构反应，通过自对准生长形成第一凹槽，能够有效避免采用掩模方式产生的尺寸偏移问题，使得后续由于仅在栅极结构上设置保护层，使得在相同的刻蚀条件下，能够控制不对有源结构和隔离区域刻蚀过度，又能够使得空腔的内侧壁表面光滑(即，空腔的内侧壁表面没有凸出部)。
[0019]在一实施例中，所述填充所述第一凹槽，以在所述栅极结构的上表面形成所述保护层，包括：
[0020]填充所述第一凹槽，以在形成有所述第一凹槽的整个器件的上表面沉积形成覆盖层；
[0021]对所述覆盖层进行平坦化，以暴露所述第一介电层并且剩余的覆盖层在所述栅极结构的上表面形成所述保护层。
[0022]在一实施例中，所述通过基于所述第一介电层的自对准生长将所述第一介电层延
伸第一预定高度，包括：
[0023]对所述第一介电层进行第一处理，以使相邻的两个栅极结构与在该相邻的两个栅极结构之间第一介电层形成第二预定深度的第二凹槽；
[0024]填充所述第二凹槽，以在第一处理后的第一介电层上方形成种子层，所述种子层的上表面与所述栅极结构的上表面在同一水平面；
[0025]通过自对准生长对所述种子层进行第二处理，以将所述种子层转换成预设层，其中所述预设层的上表面比所述栅极结构的上表面高出所述第一预定高度。
[0026]在本实施例中，在第一介电层上方沉积种子层的工艺比较容易，所形成的连本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，所述制作方法包括：在一基板上设置多个栅极结构；在相邻的两个栅极结构之间的基板上设置第一介电层；在每个栅极结构的上表面上设置保护层，其中所述保护层完整地覆盖在栅极结构的上表面且不延伸至第一介电层上方；在所述第一介电层和所述保护层上设置第二介电层；在相邻的两个栅极结构之间的所述第一介电层和所述第二介电层中进行刻蚀工艺，以形成第一预定深度的空腔；在所述空腔中对应地设置一个接触导件。2.如权利要求1所述的制作方法，其特征在于，所述在每个栅极结构的上表面上设置保护层，包括：通过基于所述第一介电层的自对准生长将所述第一介电层延伸第一预定高度，以使延伸后的相邻的两个第一介电层与在该相邻的两个第一介电层之间的栅极结构形成第一凹槽；填充所述第一凹槽，以在所述栅极结构的上表面形成所述保护层。3.如权利要求2所述的制作方法，其特征在于，所述填充所述第一凹槽，以在所述栅极结构的上表面形成所述保护层，包括：填充所述第一凹槽，以在形成有所述第一凹槽的整个器件的上表面沉积形成覆盖层；对所述覆盖层进行平坦化，以暴露所述第一介电层并且剩余的覆盖层在所述栅极结构的上表面形成所述保护层。4.如权利要求2所述的制作方法，其特征在于，所述通过基于所述第一介电层的自对准生长将所述第一介电层延伸第一预定高度，包括：对所述第一介电层进行第一处理，以使相邻的两个栅极结构与在该相邻的两个栅极结构之间第一介电层形成第二预定深度的第二凹槽；...

【专利技术属性】
技术研发人员：苏廷锜，张峰溢，陈界得，黄崇哲，林盈志，黄柏竣，
申请(专利权)人：广州集成电路技术研究院有限公司，
类型：发明
国别省市：