半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供基底，所述基底包括若干沿第一方向延伸的第一待刻蚀区，第一待刻蚀区包括沿第二方向排布的边缘区和中心区，且所述边缘区位于所述中心区两侧并与所述中心区相邻，基底上具有待刻蚀材料层；在待刻蚀材料层上形成若干相互分立的初始掩膜结构，初始掩膜结构沿第二方向延伸，且若干所述初始掩膜结构沿第一方向排列；刻蚀所述边缘区上的初始掩膜结构，直至暴露出待刻蚀材料层表面，形成若干掩膜结构；以掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成若干相互分立的待刻蚀层，且所述待刻蚀层沿第二方向延伸；去除所述中心区上的待刻蚀层，直至暴露出所述基底表面。所述方法有利于提高形成的待刻蚀层的尺寸均一性。的尺寸均一性。的尺寸均一性。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。但是当元件的尺寸再进一步缩小时，对现有的工艺相应带来挑战。
[0003]在半导体器件制造的工艺中，通常利用光刻工艺，将掩膜版上的图形转移到衬底上。光刻过程包括：提供衬底；在衬底上形成光刻胶；对所述光刻胶进行曝光和显影，形成图案化的光刻胶，使得掩膜版上的图案转移到光刻胶中；以图案化的光刻胶为掩膜对衬底进行刻蚀，使得光刻胶上的图案转移到衬底中；去除光刻胶。
[0004]然而，现有方法实现图形转移的质量较差。

技术实现思路

[0005]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高图形转移的稳定性，。
[0006]为解决上述技术问题，本专利技术技术方案提供一种半导体结构的形成方法，包括：提供基底，所述基底包括若干沿第一方向延伸的第一待刻蚀区，所述第一待刻蚀区包括沿第二方向排布的边缘区和中心区，且所述边缘区位于所述中心区两侧并与所述中心区相邻，所述基底上具有待刻蚀材料层；在所述待刻蚀材料层上形成若干相互分立的初始掩膜结构，所述初始掩膜结构沿第二方向延伸，且若干所述初始掩膜结构沿第一方向排列；刻蚀所述边缘区上的初始掩膜结构，直至暴露出待刻蚀材料层表面，形成若干掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成若干相互分立的待刻蚀层，且所述待刻蚀层沿第二方向延伸；去除所述中心区上的待刻蚀层，直至暴露出所述基底表面。
[0007]可选的，所述基底还包括若干第二待刻蚀区，且所述第二待刻蚀区沿第二方向延伸；去除所述中心区上的待刻蚀层的同时去除第二待刻蚀区上的待刻蚀层。
[0008]可选的，刻蚀所述边缘区上的初始掩膜结构的工艺，在掩膜结构内形成第一开口，且所述第一开口沿第一方向贯穿所述掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，在所述待刻蚀层内形成第二开口，且所述第二开口沿第一方向贯穿所述待刻蚀层。
[0009]可选的，去除所述中心区上的待刻蚀层的工艺在所述待刻蚀层内形成第三开口，且所述第三开口沿第一方向贯穿所述待刻蚀层。
[0010]可选的，在第二方向上，所述第三开口和所述第二开口相连通。
[0011]可选的，在第二方向上，所述第二开口具有第一尺寸，所述第三开口具有第二尺寸，且所述第一尺寸小于所述第二尺寸。
[0012]可选的，所述第一尺寸的范围为50纳米至110纳米。
[0013]可选的，所述初始掩膜结构的形成方法包括：在所述待刻蚀材料层表面形成掩膜
结构材料膜；在所述掩膜结构材料膜表面形成若干相互分立的掩膜层；以所述掩膜层为掩膜，刻蚀所述掩膜结构材料膜，直至暴露出待刻蚀材料层，形成所述初始掩膜结构。
[0014]可选的，所述掩膜结构材料膜包括：位于所述待刻蚀材料层表面的第一掩膜材料膜；位于所述第一掩膜材料膜表面的第二掩膜材料膜；位于所述第二掩膜材料膜表面的第三掩膜材料膜。
[0015]可选的，所述第一掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第二掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅；所述第三掩膜材料膜的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
[0016]可选的，所述掩膜层的形成方法包括：自对准多重图形化工艺。
[0017]可选的，所述掩膜层的材料和所述掩膜结构材料膜的材料不同；所述掩膜层的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
[0018]可选的，刻蚀所述边缘区上的初始掩膜结构的方法包括：在所述基底上形成覆盖所述初始掩膜结构表面的第一牺牲层；在所述第一牺牲层表面形成第一图形化层，所述第一图形化层内具有沿暴露出边缘区上的第一牺牲层表面的第一分割槽；以所述第一图形化层为掩膜，刻蚀所述初始掩膜结构和第一牺牲层，直至暴露出待刻蚀材料层表面，形成所述掩膜结构和位于掩膜结构内的第一开口；形成所述掩膜结构之后，去除所述第一图形化层和第一牺牲层。
[0019]可选的，去除所述中心区上的待刻蚀层的方法包括：在所述基底上形成覆盖所述待刻蚀层的第二牺牲层；在所述第二牺牲层表面形成第二图形化层，所述第二图形化层内具有第二分割槽和第三分割槽，且所述第二分割槽暴露出中心区上的第二牺牲层表面，所述第三分割槽暴露出第二待刻蚀区上的第二牺牲层表面；以所述第二图形化层为掩膜，刻蚀所述第二牺牲层和待刻蚀层，直至暴露出基底表面，去除所述中心区上的待刻蚀层，且在待刻蚀层内形成所述第三开口；刻蚀所述第二牺牲层和待刻蚀层之后，去除所述第二图形化层和第二牺牲层。
[0020]可选的，所述待刻蚀材料层的材料包括：硅、锗或者锗硅。
[0021]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0022]本专利技术技术方案提供的半导体结构的形成方法中，通过刻蚀所述边缘区上的初始掩膜结构，由于所述边缘区的延伸方向与所述初始掩膜结构的延伸方向不同，使得在第一方向上，形成的相邻掩膜结构之间的距离保持不变。进而以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层的过程中，有利于减少负载效应，从而提高图形转移的稳定性，使得形成的若干待刻蚀层的尺寸均一性较好。
[0023]进一步，所述第二开口的位置和尺寸，由掩膜结构内的第一开口的位置和尺寸所决定，由于所述待刻蚀层内的第二开口的形成，是通过以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成了待刻蚀层和位于所述待刻蚀层内的第二开口，所述第二开口在第一方向上贯穿所述待刻蚀层，从而避免了在形成相互分立的若干待刻蚀层之后，对所述待刻蚀层进行刻蚀，以便在第一方向上在待刻蚀层内形成切割结构，使得能够减少对待刻蚀层造成的应力损伤，并且减小晶格失配的发生，有利于提高形成的半导体结构的性能。
附图说明
[0024]图1至图5是一种现有半导体结构的形成方法各步骤的结构示意图；
[0025]图6至图20是本专利技术一实施例中半导体结构的形成方法各步骤的结构示意图。
具体实施方式
[0026]需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
[0027]首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1至图5是一种现有半导体结构的形成方法各步骤的结构示意图。
[0028]请参考图1和图2，图2是图1的俯视图，图1是图2沿AA切线方向的截面示意图，提供基底100，所述基底100上具有待刻蚀材料层110。
[0029]请继续参考图1和图2，在所述待刻蚀材料层110表面形成掩膜结构材料膜120以及位于所述掩膜结构材料膜120表面的若干相互分立的掩膜层130，所述掩膜层130沿第一方向X延伸，且若干所述掩膜层130本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底包括若干沿第一方向延伸的第一待刻蚀区，所述第一待刻蚀区包括沿第二方向排布的边缘区和中心区，且所述边缘区位于所述中心区两侧并与所述中心区相邻，所述基底上具有待刻蚀材料层；在所述待刻蚀材料层上形成若干相互分立的初始掩膜结构，所述初始掩膜结构沿第二方向延伸，且若干所述初始掩膜结构沿第一方向排列；刻蚀所述边缘区上的初始掩膜结构，直至暴露出待刻蚀材料层表面，形成若干掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，形成若干相互分立的待刻蚀层，且所述待刻蚀层沿第二方向延伸；去除所述中心区上的待刻蚀层，直至暴露出所述基底表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述基底还包括若干第二待刻蚀区，且所述第二待刻蚀区沿第二方向延伸；去除所述中心区上的待刻蚀层的同时去除第二待刻蚀区上的待刻蚀层。3.如权利要求2所述的半导体结构的形成方法，其特征在于，刻蚀所述边缘区上的初始掩膜结构的工艺，在掩膜结构内形成第一开口，且所述第一开口沿第一方向贯穿所述掩膜结构；以所述掩膜结构为掩膜，刻蚀所述待刻蚀材料层，在所述待刻蚀层内形成第二开口，且所述第二开口沿第一方向贯穿所述待刻蚀层。4.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述中心区上的待刻蚀层的工艺在所述待刻蚀层内形成第三开口，且所述第三开口沿第一方向贯穿所述待刻蚀层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，在第二方向上，所述第三开口和所述第二开口相连通。6.如权利要求4所述的半导体结构的形成方法，其特征在于，在第二方向上，所述第二开口具有第一尺寸，所述第三开口具有第二尺寸，且所述第一尺寸小于所述第二尺寸。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第一尺寸的范围为50纳米至110纳米。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始掩膜结构的形成方法包括：在所述待刻蚀材料层表面形成掩膜结构材料膜；在所述掩膜结构材料膜表面形成若干相互分立的掩膜层；以所述掩膜层为掩膜，刻蚀所述掩膜结构材料膜，直至暴露出待刻蚀材料层，形成所述初始掩膜结构。9.如权利要求8所述的半导体结构的形成方法，其特...

【专利技术属性】
技术研发人员：赵振阳，纪世良，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：