半导体结构的形成方法技术

一种半导体结构的形成方法，包括：提供初始衬底；在所述初始衬底上形成第一图形化层；以所述第一图形化层对所述初始衬底图形化，形成衬底及位于所述衬底上的若干初始对准标记，所述初始对准标记沿第一方向延伸；在所述衬底和初始对准标记上形成第二图形化层；以所述第二图形化层为掩膜，刻蚀所述初始对准标记，形成若干对准标记，并且，所述对准标记沿第一方向的最大长度小于所述初始对准标记沿第一方向的最大长度。从而，提高了半导体结构的套刻精度及制程效率。精度及制程效率。精度及制程效率。

【技术实现步骤摘要】
半导体结构的形成方法


[0001]本专利技术涉及半导体制造
，尤其涉及一种半导体结构的形成方法。

技术介绍

[0002]光刻技术是半导体制作技术中至关重要的一项技术，其能够实现将图形从掩模版中转移到硅片表面，形成符合设计要求的半导体产品。
[0003]在光刻工艺过程中，首先，通过曝光步骤，光线通过掩模版中透光或反光的区域照射至涂覆了光刻胶的硅片上，并与光刻胶发生光化学反应；接着，通过显影步骤，利用感光和未感光的光刻胶对显影剂的溶解程度，形成光刻图形，实现掩模版图案的转移；然后，通过刻蚀步骤，基于光照层所形成的光刻图形对硅片进行刻蚀，将掩模版图案进一步转移至硅片上。
[0004]在光刻之前必须将晶圆进行对准处理，这样才可以将图形精准的转移到晶圆的光照层。
[0005]然而，现有的对准处理的偏差仍然较大，导致形成的半导体结构套刻精度低、且制造半导体结构的制程效率较差。

技术实现思路

[0006]本专利技术解决的技术问题是提供一种半导体结构的形成方法，以提高半导体结构的套刻精度，并提高制造半导体结构的制程效率。
[0007]为解决上述技术问题，本专利技术的技术方案提供一种半导体结构的形成方法，包括：提供初始衬底；在所述初始衬底上形成第一图形化层；以所述第一图形化层对所述初始衬底图形化，形成衬底及位于所述衬底上的若干初始对准标记，所述初始对准标记沿第一方向延伸；在所述衬底和初始对准标记上形成第二图形化层；以所述第二图形化层为掩膜，刻蚀所述初始对准标记，形成若干对准标记，并且，所述对准标记沿第一方向的最大长度小于所述初始对准标记沿第一方向的最大长度。
[0008]可选的，所述初始对准标记包括沿所述第一方向延伸的直线部、以及分别与所述直线部的两端连接的端部。
[0009]可选的，所述直线部包括若干沿第一方向延伸的条形结构。
[0010]可选的，形成所述初始对准标记的方法包括：在形成所述第一图形化层之前，在所述初始衬底表面形成芯模材料层；以所述第一图形化层为掩膜，刻蚀所述芯模材料层直至暴露出所述初始衬底，形成若干沿第一方向延伸且相互分立的芯模结构。
[0011]可选的，形成所述初始对准标记的方法还包括：以若干所述芯模结构为掩膜，刻蚀所述初始衬底，直至形成所述衬底及初始对准标记。
[0012]可选的，形成所述初始对准标记的方法还包括：在每个芯模结构的侧壁面形成第一侧墙。
[0013]可选的，形成所述初始对准标记的方法还包括：以所述第一侧墙为掩膜，刻蚀所述
初始衬底，直至形成所述衬底及初始对准标记。
[0014]可选的，形成所述初始对准标记的方法还包括：在所述第一侧墙的侧壁面形成第二侧墙；以所述第二侧墙为掩膜，刻蚀所述初始衬底，直至形成所述衬底及初始对准标记。
[0015]可选的，所述第二图形化层内具有若干沿第二方向延伸的开口，每个所述开口暴露出1个所述初始对准标记的端部。
[0016]可选的，所述衬底包括若干沿第一方向排布的第一区和第二区，每个第一区与1个第二区邻接，所述第一区和第二区分别包括若干组沿第一方向排布的对准标记，邻接的第一区和第二区中的对准标记沿第二方向轴对称，所述第一区中的每组对准标记沿第三方向排布，所述第二区中的每组对准标记沿第四方向排布，所述第二方向与第一方向互相垂直，所述第一方向和第三方向之间具有夹角α，所述第一方向和第四方向之间具有夹角β，且所述夹角β＝-α。
[0017]可选的，所述夹角α＝45
°
。
[0018]可选的，所述衬底包括标记区和器件区，所述第一图形化层位于所述标记区和器件区上，所述初始对准标记位于所述标记区上；所述半导体结构的形成方法还包括：在形成位于所述标记区上的若干初始对准标记的同时，还以所述第一图形化层对所述器件区的初始衬底图形化，在所述器件区上形成若干相互分立的鳍部结构。
[0019]可选的，所述第二图形化层位于所述标记区和器件区上，且所述器件区上的第二图形化层内具有若干横跨所述鳍部结构的隔断开口，所述隔断开口底部暴露出所述鳍部结构；所述半导体结构的形成方法还包括：在以所述第二图形化层为掩膜，刻蚀所述初始对准标记的同时，还以所述第二图形化层为掩膜，刻蚀所述鳍部结构，直至去除所述隔断开口暴露出的鳍部结构。
[0020]与现有技术相比，本专利技术的技术方案具有以下有益效果：
[0021]本专利技术技术方案提供的半导体结构的形成方法中，由于以所述第一图形化层，形成若干沿第一方向延伸的初始对准标记，并且，以所述第二图形化层为掩膜，刻蚀所述初始对准标记，形成若干沿第一方向的最大长度小于所述初始对准标记的对准标记，因此，所述对准标记在第一方向上的边界被第二图形化层重新定义。从而，一方面，所述对准标记在第一方向的边界位置包括了根据第二图形化层所形成的当层、以及初始对准标记所在的前层之间，在第一方向上的套刻精度的信息。另一方面，在沿第一方向的垂直方向上，所述对准标记的边界位置仍然与初始对准标记的相同。在此基础上，后续通过所述对准标记所形成的新的光刻胶层，一方面，在沿第一方向的垂直方向上，仍然能够与所述前层之间保持较高的套刻精度。另一方面，在所述第一方向上，减少了在第一方向上的所述套刻精度的信息对应的套刻偏差，即，第二图形化层所形成的当层、以及初始对准标记所在的前层之间的套刻偏差，即，减少了第一方向上的套刻精度的累积，对新的光刻胶层、以及所述新的光刻胶层的前层之间的套刻精度信息产生的限制和影响。从而，在第二方向上，在仍然能够与所述前层之间保持较高的套刻精度的同时，在所述第一方向上，提高了新的光刻胶层、以及所述新的光刻胶层的前层之间的套刻精度，减少了新的光刻胶层重新制作的风险，提高了制造半导体结构的制程效率。
附图说明
[0022]图1至图2是一种半导体结构的形成过程各步骤的结构示意图；
[0023]图3至图15是本专利技术一实施例中半导体结构的形成方法各步骤的结构示意图；
[0024]图16是本专利技术另一实施例中对准标记的排布示意图，
[0025]图17是图16中区域C的局部放大示意图。
具体实施方式
[0026]如
技术介绍
所述，现有的对准处理的偏差仍然较大，导致形成的半导体结构套刻精度低、且制造半导体结构的制程效率较差，以下将结合附图进行具体说明。
[0027]图1至图2是一种半导体结构的形成过程各步骤的结构示意图。
[0028]请参考图1，图1是一种半导体结构的俯视结构示意图，提供初始衬底100；在所述初始衬底100表面形成第1光照层110。
[0029]请参考图2，以所述第1光照层110为掩膜，刻蚀所述初始衬底100，形成衬底101和位于衬底101上的第1层器件结构(未图示)和第1对准标记102。
[0030]需要说明的是，为了便于理解，图1中仅示意性的表示出第1光照层110中，部分用于形成第1对准标记102的光照层结构。
[0031]接着，在所述衬底101以及第1层器件结本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供初始衬底；在所述初始衬底上形成第一图形化层；以所述第一图形化层对所述初始衬底图形化，形成衬底及位于所述衬底上的若干初始对准标记，所述初始对准标记沿第一方向延伸；在所述衬底和初始对准标记上形成第二图形化层；以所述第二图形化层为掩膜，刻蚀所述初始对准标记，形成若干对准标记，并且，所述对准标记沿第一方向的最大长度小于所述初始对准标记沿第一方向的最大长度。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始对准标记包括沿所述第一方向延伸的直线部、以及分别与所述直线部的两端连接的端部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述直线部包括若干沿第一方向延伸的条形结构。4.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述初始对准标记的方法包括：在形成所述第一图形化层之前，在所述初始衬底表面形成芯模材料层；以所述第一图形化层为掩膜，刻蚀所述芯模材料层直至暴露出所述初始衬底，形成若干沿第一方向延伸且相互分立的芯模结构。5.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述初始对准标记的方法还包括：以若干所述芯模结构为掩膜，刻蚀所述初始衬底，直至形成所述衬底及初始对准标记。6.如权利要求4所述的半导体结构的形成方法，其特征在于，形成所述初始对准标记的方法还包括：在每个芯模结构的侧壁面形成第一侧墙。7.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述初始对准标记的方法还包括：以所述第一侧墙为掩膜，刻蚀所述初始衬底，直至形成所述衬底及初始对准标记。8.如权利要求6所述的半导体结构的形成方法，其特征在于，形成所述初始对准标记的方法还包括：在所述第一侧墙的侧壁面形成第二侧墙；以所述第二侧墙为掩...

【专利技术属性】
技术研发人员：张高颖，柏耸，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：