自刷新振荡器制造技术

本发明专利技术涉及一种自刷新振荡器，包括在一输入端与一输出端之间串联连接的多个反相器；用于根据该输出端的电平对第一节点进行充电的一上拉驱动器；用于将该第一节点的电位与一参考电压进行比较，并输出比较结果至该输入端的一比较器；以及根据该输出端的电平进行操作，并根据温度将一定数量的放电电流调节到第一节点的地的一周期调节单元。

【技术实现步骤摘要】

本专利技术涉及一种自刷新振荡器，具体地说，涉及一种可借由根据温度变化而改变自刷新周期从而能够减少功耗的自刷新振荡器。
技术介绍
一般而言，储存在DRAM单元中的数据可因漏电而被抹除，因此，该单元中的数据得以被感知并放大，并得以被重新写入到该单元中。该操作被称之为刷新。有三种方法可供执行刷新操作，其一是借由输入自外部的行地址而加以执行；另一种(CBR刷新方法)是借由输入自外部的刷新控制信号(即CAS-Before-Ras(CBR)信号)而且产生要刷新的地址，并接着刷新内部上的该地址；而第三是已知的隐蔽刷新方法，其是与正常操作相配合执行CBR刷新。近来，虽然施加外部控制信号于恒定状态中的装置并保持该信号而不作任何改变，但是可以在该装置中周期性地设置CBR状态以执行刷新操作。此方法称为「自刷新」。必须在单元中执行刷新操作以便防止单元中的数据因单元中产生的漏电而完全被抹除。漏电与温度紧密相关(即只要温度增加10℃，漏电即增加二倍)，并在确定刷新周期方面起主要作用。当制造存储器装置时，即使在极端情形下其电路都必须安全操作。例如，能将数据保持在单元中的时间因温度增加10℃而减少一半，和因温度增加50℃而减少1/32。例如，若即使在高温情况下亦应于安全恒定周期中执行刷新操作而不管温度变化，这意味着在室温或在相对低温情况下将执行许多而且为不必要的刷新操作。换言之，为了在具有不管温度变化的恒定刷新周期情况下数据的安全、即即使在高温情况下，仍使存储器装置安全操作，可在室温下执行许多刷新操作，这意味着即使在相对低温情况下亦会消耗许多且不必要的功率。图1示出了根据现有技术的自刷新振荡器的电路。图1示出了根据现有技术的五个自刷新振荡器的电路，并采取由5级反相器组成为一个整体的环形振荡器的形式。各反相器由与VSS连接的一PMOS晶体管以及与VDD连接的一NMOS晶体管组成，并且这些晶体管作为导通电阻器用于调节振荡器的周期。信号OSC_ON是一个控制振荡器导通/截止的信号，而信号OSC及OSB为输出信号。在此电路中，当信号OSC_ON变为高电平时，环型振荡器开始运行并输出具有恒定周期的波形的脉冲信号。该电路的问题在于振荡器的特征根据温度而保持恒定，因此，没有明显地反映DRAM单元的基本温度特征。图2示出了根据DRAM单元的温度的刷新特征的曲线图，可以看出，当温度较低时刷新特征良好，而当温度较高时刷新特征并非良好。因此，必须藉由增加低温情况下的刷新时间来减少所消耗电流的数量。然而，在低温情况下产生于环形振荡器中的脉冲周期与在高温情况下相同，因此在现有技术中在低温情况下会消耗更多的刷新操作电流。由于DRAM中刷新操作消耗的电流的数量与执行刷新操作的频率之间具有比例关系，所以用于刷新操作的时间周期被加长得越多，在DRAM中所消耗的电流的数量被减少得越少。然而，若将刷新周期延长为大于DRAM单元的最初刷新的有效值，则可能会破坏单元中的数据，因此重要的是设定适当的刷新时间，接着确定数据并未遭受损失而且所需电流较小的时间点。现有技术已将重点放在数据损失的预防上，并且即使在低温情况下仍保持当有效数值并不良好时已在高温情况下使用的设定数值，因此现有技术并未利用该单元在相对低温情况下具有用于刷新的良好有效值的特征。换言之，现有技术的电路不能实施可在高温情况下缩短刷新周期并在低温情况下相对延长刷新周期的方法。图3示出了一种现有技术。图3披露的技术使用三级振荡器，其使用插入在这些级每一级之间的PMOS晶体管以及NMOS晶体管(T1及T4)的子阈值漏电流。图4示出了根据现有技术另一自刷新振荡器的电路，当仿真DRAM单元中漏电流的电容器(VCP)的电位低于参考电压(VREF)时，该电路图仿真DRAM单元并执行全部单元的刷新操作。如上所述，该现有技术还存在该振荡器的特征根据温度而保持恒定的问题，因此，没有明显反映DRAM单元的基本温度特征。
技术实现思路
因此，本专利技术涉及一种在低温情况下比在高温情况下具有增加刷新时间以解决以上问题的自刷新振荡器。根据本专利技术，解决上述目的的自刷新振荡器包括在输入端与输出端之间串联连接的多个反相器；用以根据该输出端的电平对第一节点进行充电的上拉驱动器；用以将第一节点的电位与参考电压进行比较、并输出比较结果给该输入端的比较器；以及用以根据输出端的电平进行操作，并根据温度将一定数量的放电电流调节到第一节点的地的周期调节单元。附图说明借由参考以下结合附图所作的说明，可更全面地理解本专利技术，其中图1显示根据现有技术的自刷新振荡器的电路图；图2显示用以解释图1的温度特征的曲线图；图3及图4显示根据现有技术的自刷新振荡器的电路图；图5显示根据本专利技术的第一具体实施例的自刷新振荡器的电路图；图6显示根据本专利技术的第二具体实施例的自刷新振荡器的电路图；图7显示根据本专利技术的第三具体实施例的自刷新振荡器的电路图；图8显示根据本专利技术的第四具体实施例的自刷新振荡器的电路图；以及图9至14显示用以解释根据本专利技术的自刷新振荡器的特征的曲线图。附图符号说明T1、T2 PMOS晶体管T3、T4、MN1-MN10 NMOS晶体管IV1、IV2、IV3反相器 具体实施例方式图5示出了根据本专利技术第一具体实施例的自刷新振荡器的电路。比较器CMP1将给定的参考电压Ref与节点Node1的电压进行比较。反相器IV1、IV2及IV3传送比较器CMP1的输出给PMOS晶体管MP1以及NMOS晶体管MN3。PMOS晶体管MP1根据反相器IV3的输出被导通并作为开关用以对节点Node1进行充电，而NMOS晶体管MN3作为开关用以根据反相器IV3的输出对节点Node1的电压进行放电。串接在NMOS晶体管MN3与节点Node1之间的NMOS晶体管MN1及MN2被用作二极管。电容器C1暂存节点Node1的电压。将参考电压设定为两个NMOS晶体管NM1及MN2的阈值电压Vt的和值的近似值。输出OUT在最初阶段变为低电平以导通PMOS晶体管MP1，然而，若NMOS晶体管MN3被截止，则将电容器C1充电至电平VDD。如果当在电容器C1中充电的电位增加时节点Node1的电位高于参考电压Ref的电位，如图9所示，则比较器CMP1输出低电平，并借由反相器IV1至IV3将比较器CMP1的输出转换为高电平。从此时起，开始经过NMOS晶体管MN1至MN3对在节点Node1中充电的电压进行放电。节点Node1的放电特征示出了当节点Node1的电平比NMOS晶体管MN1及MN2的阈值电压Vt的和值高甚多时，放电较快；而当节点Node1的电平变得比较接近于阈值电压Vt的和值时，放电即迅速减慢。当Node1节点的电平变得低于预定参考电压Ref时，比较器CMP1的输出会将其状态从低电平改变为高电平。由于利用反相器IV1至IV3将比较器CMP1的输出反相为低电平，所以利用电压VDD对电容器进再次行充电。重复此操作以振荡输出信号OUT，和本专利技术的原理就是根据温度变化而改变节点Node1的漏电时间。图10的曲线示出了在诸如图5所示NMOS晶体管MN1和MN2的NMOS晶体管的栅极和漏极之间彼此互连以用做二极管的情况下电流与温度之间的关系。如图10所示，与温度相对较高时的情况相比，当温度变低时，在低Vgs情况下本文档来自技高网...

【技术保护点】
一种自刷新振荡器，其包括：多个反相器，其是串联连接在一输入端与一输出端之间；一上拉驱动器，用于根据该输出端的一电平对一第一节点进行充电；一比较器，用于比较该第一节点的一电位与一参考电压，并输出比较结果至该输入端；以及 一周期调节单元，用于根据该输出端的一电平而操作，并根据一温度将一定量的放电电流量调节到第一节点的地。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李钟天，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]