本发明专利技术提供一种升压型开关调节器，在升压动作停止时，该升压型开关调节器能够可靠地不将输出电压输出。在向ＰＭＯＳ的晶体管（Ｑ１）的栅极施加高信号而使晶体管（Ｑ１）截止的情况下，将输入电压（ＶＤＤ）和输出电压（ＶＯＵＴ）中的较高一方的电压作为电源电压提供给缓冲器（１７１），通过该缓冲器（１７１）向晶体管（Ｑ１）的栅极施加较高一方的电压，所以晶体管（Ｑ１）能够可靠地截止。因此，在升压型开关调节器进行的升压动作停止时，用于将输出电压（ＶＯＵＴ）输出的晶体管（Ｑ１）能够可靠地截止，并且，通过开关（３）向晶体管（Ｑ１）的背栅施加基于输入电压（ＶＤＤ）的电压，所以晶体管（Ｑ１）引起的寄生双极晶体管不会导通。
【技术实现步骤摘要】
本专利技术涉及斩波方式的升压型开关调节器。技术背景首先说明现有的升压型开关调节器。图2是示出现有的升压型开关调节器的框图。在该升压型开关调节器中，通过缓冲器181进行控制的晶体管Qll 截止，通过缓冲器182进行控制的晶体管Q12导通，来自输入电源35的 电流流经线圈L10和晶体管Q12而接地。此时，能量蓄积在线圈L10上。 之后，晶体管Q12截止，而后晶体管Q11导通，蓄积在线圈L10上的能 量经由晶体管Qll蓄积到与输出端子连接的电容器C10中。输出端子的 输出电压VOUT经由电阻(未图示)传递到控制电路18，根据该电压， 控制电路18控制晶体管Qll和晶体管Q12，使得输出电压VOUT为高 于输入电源35的输入电压VDD的恒定电压(例如，参照专利文献l)。缓冲器181将在输入电压VDD和输出电压VOUT之间浮动的电压 输出到晶体管Qll，缓冲器182将在输入电压VDD和接地电压之间浮动 的电压输出到晶体管Q12。并且，晶体管Qll的背栅电压为输出电压VOUT。专利文献l:日本特开2005 — 160198号公报但是，在现有的升压型开关调节器中，若在升压动作停止时施加输 入电压VDD，则由于线圈LlO和背栅电压不稳定的晶体管Qll的寄生双 极晶体管，有可能导致将基于输入电压VDD的输出电压VOUT输出。并且，在升压动作停止时没有将输出电压VOUT输出的情况下，不 再向缓冲器181供电，因此，晶体管Q11有可能导通。这样一来，在施 加输入电压VDD时，由于线圈LlO和晶体管Qll，有可能导致将基于输入电压VDD的输出电压VOUT输出。
技术实现思路
本专利技术正是鉴于上述课题而完成的，本专利技术提供一种在升压动作停 止时可靠地不将输出电压输出的升压型开关调节器。为了解决上述课题，本专利技术提供一种升压型开关调节器，该升压型 开关调节器是斩波方式的升压型开关调节器，其特征在于，所述升压型开关调节器包括第一晶体管，其设置于一端连接在输入端子上的线圈的另一端和输出端子之间，从所述输出端子将输出电压输出；第二晶体 管，其设置于所述线圈的另一端和接地之间；分压电路，其设置于所述 输出端子和所述接地之间；第一缓冲器，其根据来自所述分压电路的输 出电压驱动所述第一晶体管，使得所述输出端子的输出电压为恒定的电 压；第二缓冲器，其根据来自所述分压电路的输出电压驱动所述第二晶 体管，使得所述输出端子的输出电压为恒定的电压；比较电路，其比较 所述输入端子的输入电压和所述输出端子的输出电压；第一开关，其根 据所述比较电路的比较结果，将所述输入端子的输入电压和所述输出端 子的输出电压中的较高一方的电压作为电源电压提供给所述第一缓冲 器；第二开关，其根据所述比较电路的比较结果，将所述较高一方的电 压作为电源电压提供给所述第二缓冲器；以及第三开关，其将所述第一 晶体管的背栅连接到所述线圈的另一端或所述输出端子上。在本专利技术中，在向晶体管的栅极施加高信号而使该晶体管截止的情 况下，将输入电压和输出电压中的较高一方的电压作为电源电压提供给 第一缓冲器和第二缓冲器，通过这些缓冲器向晶体管的栅极施加较高一 方的电压，所以晶体管能够可靠地截止。因此，在升压型开关调节器进 行的升压动作停止时，用于将输出电压输出的晶体管能够可靠地截止， 所以升压型开关调节器可靠地不将输出电压输出。附图说明图1是示出升压型开关调节器的框图。图2是示出现有的升压型开关调节器的框图。 符号说明1、 2、 3开关；4比较电路；17控制电路；25输入电源；171缓冲器；171A输入端子；172缓冲器；172A输入端子；Ql、 Q2晶体管； L线圈；C输出电容；VDD输入电压；VOUT输出电压；Rl 、 R2电阻。具体实施方式下面参照附图说明本专利技术的实施方式。 首先，说明斩波方式的升压型开关调节器的结构。图1是示出升压 型开关调节器的框图。升压型开关调节器的输入端子被施加输入电压VDD，从输出端子将 输出电压VOUT输出。该升压型开关调节器的输入端子上连接有输入电源25，输出端子上 连接有输出电容C。并且，升压型开关调节器的输入端子和输出端子之 间设置有线圈L。升压型开关调节器具有电阻Rl 、电阻R2、PMOS的晶体管Ql 、NMOS 的晶体管Q2、开关l、开关2、开关3、比较电路4以及控制电路17。 控制电路17具备缓冲器171、缓冲器172以及缓冲器控制电路(未图示)， 该缓冲器171具有输入端子171A，该缓冲器172具有输入端子172A。接着，说明升压型开关调节器的动作。通过缓冲器171进行控制的晶体管Ql截止，通过缓冲器172进行控 制的晶体管Q2导通，来自输入电源25的电流流经线圈L和晶体管Q2 而接地。此时，能量蓄积在线圈L上。之后，晶体管Q2截止，而后晶体 管Ql导通，蓄积在线圈L上的能量经由晶体管Ql蓄积到与输出端子连 接的电容器C中。输出端子的输出电压VOUT经由电阻Rl和电阻R2(分 压电路)传递到控制电路17，根据来自该分压电路的输出电压，控制电 路17驱动晶体管Ql和晶体管Q2，使得输出电压VOUT为高于输入电 源25的输入电压VDD的恒定电压。开关1、开关2以及比较电路4被提供输入电压VDD和输出电压 VOUT这两者。比较电路4比较输入电压VDD和输出电压VOUT，从输 入电压VDD和输出电压VOUT中检测出较高一方的电压，对开关1和 开关2指定该较高一方的电压。开关1和开关2将该较高一方的电压作 为电源电压分别提供给缓冲器171和缓冲器172。通过该较高一方的电压 分别驱动缓冲器171和缓冲器172。 g卩，当输入电压VDD〉输出电压 VOUT时，缓冲器171或缓冲器172的电源电压是因开关1或开关2的 接通电阻而引起电压下降后的输入电压VDD;当输入电压VDD〈f俞出电 压VOUT时，缓冲器171和缓冲器172的电源电压是因开关1或开关2 的接通电阻而引起电压下降后的输出电压VOUT。此时，若缓冲器171 的输入端子171A的电压变高或变低，则缓冲器171的输出电压(晶体管 Ql的栅极电压)变高或变低。并且，若缓冲器172的输入端子172A的 电压变高或变低，则缓冲器172的输出电压(晶体管Q2的栅极电压)变 高或变低。缓冲器控制电路对控制电路17内部的输出级的缓冲器171和缓冲器 172进行控制，缓冲器171和缓冲器172分别驱动晶体管Ql和晶体管 Q2。晶体管Q1和晶体管Q2交替导通，晶体管Q1根据晶体管Q1和晶 体管Q2的导通截止的定时以及输入电压VDD，从输出端子输出直流的 输出电压VOUT。该输出电压VOUT由于已被升压，所以其电压值高于 输入电压VDD。接着，说明开关3的动作。在升压型开关调节器进行的升压动作停止时，开关3将晶体管Ql 的背栅连接到输入端子侧的线圈L上。缓冲器171将高信号输出到晶体 管Ql，晶体管Ql截止，缓冲器172将低信号输出到晶体管Q2，晶体管 Q2截止，输出电压VOUT不被输出。此时，比较电路4比较输入电压 VDD和输出电压VOUT，检测出较高一方的电压即输入电压VDD，对开 关1和开关2指定输入电压VDD。开关1和开关2将输入电压VDD分 别提供给缓冲器171和缓冲器172。通过该较高一方的电压即输本文档来自技高网...
【技术保护点】
一种升压型开关调节器，该升压型开关调节器是斩波方式的升压型开关调节器，其特征在于，所述升压型开关调节器包括： 第一晶体管，其设置于一端连接在输入端子上的线圈的另一端和输出端子之间，从所述输出端子将输出电压输出； 第二晶体管，其设置于所述线圈的另一端和接地之间； 分压电路，其设置于所述输出端子和所述接地之间； 第一缓冲器，其根据来自所述分压电路的输出电压驱动所述第一晶体管，使得所述输出端子的输出电压为恒定的电压； 第二缓冲器，其根据来自所述分压电路的输出电压驱动所述第二晶体管，使得所述输出端子的输出电压为恒定的电压； 比较电路，其比较所述输入端子的输入电压和所述输出端子的输出电压； 第一开关，其根据所述比较电路的比较结果，将所述输入端子的输入电压和所述输出端子的输出电压中的较高一方的电压作为电源电压提供给所述第一缓冲器； 第二开关，其根据所述比较电路的比较结果，将所述较高一方的电压作为电源电压提供给所述第二缓冲器；以及 第三开关，其将所述第一晶体管的背栅连接到所述线圈的另一端或所述输出端子上。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：中谷武史，
申请(专利权)人：精工电子有限公司，
类型：发明
国别省市：JP[日本]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。