三维存储器及其制备方法、存储器系统技术方案

本申请的实施方式提供了一种三维存储器及其制备方法。该三维存储器包括：半导体层；叠层结构，位于半导体层上，多个栅线缝隙结构，贯穿叠层结构；以及多个隔离部，穿过叠层结构的靠近半导体层的一部分，并分别包覆每个栅线缝隙结构的至少一部分。本申请的实施方式提供的三维存储器及其制备方法，能够降低叠层结构中的导电层之间短接漏电风险，从而提高制备完成后的三维存储器的电学性能。后的三维存储器的电学性能。后的三维存储器的电学性能。

【技术实现步骤摘要】
三维存储器及其制备方法、存储器系统


[0001]本申请涉及半导体
，更具体地，涉及三维存储器及其制备方法、存储器系统。

技术介绍

[0002]为提高单位面积的存储容量，向纵向方向发展的三维存储器(例如，3D NAND)应运而生。三维存储器通常包括形成于叠层结构中的沟道结构，叠层结构中导电层和沟道结构与该导电层对应的部分共同组成存储单元，使得存储单元在垂直于衬底的方向上一维排列。在多个沟道结构形成于叠层结构中的情况下，存储单元相对于衬底形成三维阵列。此外，三维存储器通常还包括栅线缝隙结构。栅线缝隙结构可用于将存储单元阵列划分为存储块。

技术实现思路

[0003]本申请的实施方式提供了一种三维存储器。该三维存储器包括：半导体层；叠层结构，位于半导体层上，多个栅线缝隙结构，贯穿叠层结构；以及多个隔离部，穿过叠层结构的靠近半导体层的一部分，并分别包覆每个栅线缝隙结构的至少一部分。
[0004]在一些实施方式中，叠层结构沿平行于半导体层的第一方向被划分为第一区域和第二区域，多个栅线缝隙结构包括在第一区域和第二区域内沿第一方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种三维存储器，包括：半导体层；叠层结构，位于所述半导体层上，多个栅线缝隙结构，贯穿所述叠层结构；以及多个隔离部，穿过所述叠层结构的靠近所述半导体层的一部分，并分别包覆每个所述栅线缝隙结构的至少一部分。2.根据权利要求1所述的三维存储器，其中，所述叠层结构沿平行于所述半导体层的第一方向被划分为第一区域和第二区域，所述多个栅线缝隙结构包括在所述第一区域和所述第二区域内沿所述第一方向连续地延伸的至少一个第一栅线缝隙结构；以及所述多个隔离部包括在所述第一区域和所述第二区域内的至少一个第一隔离部，每个所述第一隔离部包覆每个所述第一栅线缝隙结构的至少一部分。3.根据权利要求2所述的三维存储器，其中，在所述第一方向上，所述第一隔离部的长度小于所述第一栅线缝隙结构的长度。4.根据权利要求2所述的三维存储器，其中，所述第一隔离部在所述第一区域和所述第二区域内对称分布。5.根据权利要求2所述的三维存储器，其中，所述三维存储器包括多个沟道结构和多个虚设沟道结构，多个所述沟道结构以第一分布密度形成于所述第一区域内，多个所述虚设沟道结构以第二分布密度形成于所述第二区域内，所述第一分布密度与所述第二分布密度不同。6.根据权利要求2所述的三维存储器，其中，所述多个栅线缝隙结构包括在所述第一区域和所述第二区域内沿所述第一方向间断地延伸的至少一个第二栅线缝隙结构；以及所述多个隔离部包括至少一个第二隔离部，每个所述第二隔离部包覆每个所述第二栅线缝隙结构的间断面。7.根据权利要求6所述的三维存储器，其中，在所述第一方向上，所述第二隔离部的长度大于所述第二栅线缝隙结构的间断区域的长度。8.根据权利要求6所述的三维存储器，其中，在平行于所述半导体层的第二方向上，所述第一栅线缝隙结构和所述第二栅线缝隙结构的关键尺寸沿着朝向所述半导体层的方向逐渐减小，所述第二方向与所述第一方向垂直。9.根据权利要求6所述的三维存储器，其中，所述第一隔离部和所述第二隔离部均由电介质材料制成。10.根据权利要求6所述的三维存储器，其中，所述叠层结构沿远离所述半导体层的方向依...

【专利技术属性】
技术研发人员：孔翠翠，张坤，吴林春，张中，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：