本实用新型专利技术涉及一种带有TSV通孔束的封装结构，包括：第一电接触部；第二电接触部；功能层，其布置在第一电接触部与第二电接触部之间；以及TSV通孔束，其具有多个具有第一尺寸的第一TSV通孔，所述多个第一TSV通孔贯穿所述功能层以用于将第一电接触部与第二电接触部彼此电连接，其中所述多个第一TSV通孔被布置为使得它们共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸。该封装结构采用TSV通孔束可以加增大电流传输时的横截面积，有效降低TSV通孔的电阻，进而优化整个供电网络，还可以降低应力，进而降低产品失效的风险，还可以扩宽了信号的传输通道，可以有效的保证信号传输质量，提高产品可靠性。提高产品可靠性。提高产品可靠性。
【技术实现步骤摘要】
一种带有TSV通孔束的封装结构和3DIC芯片封装结构
[0001]本技术总体上涉及半导体封装
，具体而言涉及一种带有TSV通孔束的封装结构和3DIC芯片封装结构。
技术介绍
[0002]随着半导体技术的发展，集成电路的特征尺寸不断减小，摩尔定律受到了多方面的挑战。为了延续摩尔定律，人们开始把目光转向基于硅通孔(TSV)互联的2.5D/3DIC技术。2.5D/3DIC通过金属填充硅通孔来实现更短的互连线以使得互连线的延迟和功耗更小，同时通过垂直堆叠不同层的电路来实现更高的集成密度，进而使得电学性能更优。
[0003]然而，在载流能力、热应力以及电性能分析方面还有许多问题阻碍了2.5D/3DIC技术的发展。在传统的2.5D/3DIC工艺方案中，顶部功能裸片(Top Die)通过凸点与底部裸片(Bottom Die)或转接板(Interposer)上表面的微凸点(μbump)焊接形成互联，信号经由μbump
–
RDL
–
single TSV
–
C4 Bump的结构完成传输。这种互连结构的劣势主要表现在以下四个方面：
[0004](1)由于受工艺与排布禁区(Keep
‑
out Zone)的限制，TSV的直径与密度往往很难做大做密。这样的结构设计会导致TSV的电阻变大，进而对电源完整性(Power Integrity)造成很大影响；
[0005](2)若采用大尺寸的TSV，则由于工艺上对硅通孔深宽比(TSV Aspect Ratio)的限制，很难将硅衬底做薄，这不利于器件的高密度集成；
[0006](3)若采用大尺寸的TSV，则将带来较大的应力，这是由于铜和硅的热膨胀系数的不匹配性,其界面处容易发生开裂和分层,导致产品失效；
[0007](4)单通道的TSV结构，无法保证信号传输质量，在可靠性方面大打折扣。
技术实现思路
[0008]从现有技术出发，本技术的任务是提供一种带有TSV通孔束的封装结构和3DIC芯片封装结构，采用TSV通孔束可以加增大电流传输时的横截面积，有效降低TSV的电阻，进而优化整个供电网络，还可以降低应力，进而降低产品失效的风险，还可以将硅衬底做得更薄，有利于器件在垂直方向上的高密度集成，并减小封装体积，还可以扩宽了信号的传输通道，可以有效的保证信号传输质量，提高产品可靠性。
[0009]在本技术的第一方面，前述任务通过一种带有TSV通孔束的封装结构来解决，包括：
[0010]第一电接触部；
[0011]第二电接触部；
[0012]功能层，其布置在第一电接触部与第二电接触部之间；以及
[0013]TSV通孔束，其具有多个具有第一尺寸的第一TSV通孔，所述多个第一TSV通孔贯穿所述功能层以用于将第一电接触部与第二电接触部彼此电连接，其中所述多个第一TSV通
孔被布置为使得它们共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸。
[0014]在本技术的一个优选方案中规定，所述第一电接触部是金属布线层和焊盘中的一种或两种；以及
[0015]所述第二电接触部是金属布线层、焊盘中的一种或两种。
[0016]在本技术的第一方面，前述任务通过一种带有TSV通孔束的3DIC芯片封装结构来解决，包括：
[0017]转接板，包括：
[0018]第一芯片；
[0019]第一TSV通孔束，其贯穿所述第一芯片，所述第一TSV通孔束包括多个具有第一尺寸的TSV通孔，其中所述多个TSV通孔被布置为使得它们共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸；
[0020]第一金属布线层，其位于所述转接板的正面，并与所述第一TSV通孔束电连接；
[0021]第一绝缘层，其包裹所述第一金属布线层；
[0022]第一凸点，其与所述第一金属布线层电连接；
[0023]第一焊盘，其位于所述转接板的背面，与所述第一TSV通孔束电连接；
[0024]第一焊球，其与所述第一焊盘电连接；
[0025]完成线路制作的芯片，其倒装在所述转接板的正面；
[0026]3DIC芯片堆叠结构，其位于所述转接板的正面；以及
[0027]封装基板，其位于所述转接板的背面。
[0028]在本技术的一个优选方案中规定，所述完成线路制作的芯片包括：
[0029]第二芯片；
[0030]第二金属布线层，其位于所述第一芯片的正面；
[0031]第二绝缘层，其位于所述第二芯片的正面，并包裹所述第二金属布线层；以及
[0032]第二凸点，与所述第二金属布线层电连接。
[0033]在本技术的另一优选方案中规定，所述3DIC芯片堆叠结构包括：
[0034]多个第三芯片；
[0035]第二TSV通孔束，其贯穿所述第三芯片，所述第二TSV通孔束包括多个具有第三尺寸的TSV通孔，其中所述多个TSV通孔被布置为使得它们共同形成具有第四尺寸的TSV通孔，其中第三尺寸小于第四尺寸；
[0036]第二焊盘，其与位于所述第三芯片的正面和背面，并与所述第二TSV通孔束电连接；
[0037]第三凸点，其与所述第三焊盘电连接；以及
[0038]第一填充层，其位于两个所述第三芯片之间，并包裹第三凸点。
[0039]在本技术的又一优选方案中规定，所述3DIC芯片堆叠结构的最上层的第三芯片中没有TSV通孔束，并且有一面带有第二焊盘；
[0040]多个所述第三芯片通过第三凸点和第二焊盘的焊接实现堆叠。
[0041]在本技术的另一优选方案中规定，所述封装基板包括：
[0042]基板；
[0043]第三TSV通孔，其贯穿所述基板；
[0044]第三金属布线层，其位于所述基板的正面和背面，并与所述大尺寸TSV通孔电连接；
[0045]第三绝缘层，其位于所述基板的正面和背面，并包裹所述第三金属布线层；
[0046]第三焊盘，其与所述基板正面和背面的第三金属布线层电连接；以及
[0047]第二焊球，其与所述封装基板背面的第三焊盘电连接。
[0048]在本技术的又一优选方案中规定，通过焊接所述第一凸点与第二凸点将所述完成线路制作的芯片连接至所述转接板的正面。
[0049]在本技术的另一优选方案中规定，通过焊接所述第一凸点与第三凸点将所述3DIC芯片堆叠结构连接至所述转接板的正面。
[0050]在本技术的又一优选方案中规定，通过焊接所述第一焊球与所述封装基板正面的第三焊盘将所述封装基板连接至所述转接板的背面。
[0051]在本技术的另一优选方案中规定，还包括第二填充层，其位于所述转接板与所述完成线路制作的芯片之间、所述转接板与所述3DIC芯片堆叠结构之间以及所述封装基板与所述转接板之间；以及
[0052]塑封本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种带有TSV通孔束的封装结构，其特征在于，包括：第一电接触部；第二电接触部；功能层，其布置在第一电接触部与第二电接触部之间；以及TSV通孔束，其具有多个具有第一尺寸的第一TSV通孔，所述多个第一TSV通孔贯穿所述功能层以用于将第一电接触部与第二电接触部彼此电连接，其中所述多个第一TSV通孔被布置为使得它们共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸。2.如权利要求1所述的带有TSV通孔束的封装结构，其特征在于，所述第一电接触部是金属布线层和焊盘中的一种或两种；以及所述第二电接触部是金属布线层、焊盘中的一种或两种。3.一种带有TSV通孔束的3DIC芯片封装结构，其特征在于，包括：转接板，包括：第一芯片；第一TSV通孔束，其贯穿所述第一芯片，所述第一TSV通孔束包括多个具有第一尺寸的TSV通孔，其中所述多个TSV通孔被布置为使得它们共同形成具有第二尺寸的TSV通孔，其中第一尺寸小于第二尺寸；第一金属布线层，其位于所述转接板的正面，并与所述第一TSV通孔束电连接；第一绝缘层，其包裹所述第一金属布线层；第一凸点，其与所述第一金属布线层电连接；第一焊盘，其位于所述转接板的背面，与所述第一TSV通孔束电连接；第一焊球，其与所述第一焊盘电连接；完成线路制作的芯片，其倒装在所述转接板的正面；3DIC芯片堆叠结构，其位于所述转接板的正面；以及封装基板，其位于所述转接板的背面。4.如权利要求3所述的带有TSV通孔束的3DIC芯片封装结构，其特征在于，所述完成线路制作的芯片包括：第二芯片；第二金属布线层，其位于所述第一芯片的正面；第二绝缘层，其位于所述第二芯片的正面，并包裹所述第二金属布线层；以及第二凸点，与所述第二金属布线层电连接。5.如权利要求3所述的带有TSV通孔束的3DIC芯片封装结构，其特征在于，所述3DIC芯片堆叠结构包括：多个第三芯片；第二TSV通孔束，其贯穿所述第三芯片，所述第二TSV通孔束包括多个具有第三尺寸的TSV通孔，其...
【专利技术属性】
技术研发人员：樊嘉祺，孙鹏，徐成，
申请(专利权)人：华进半导体封装先导技术研发中心有限公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。