分栅式存储器及其制造方法技术

本发明专利技术提供了一种分栅式存储器及其制造方法，其中，所述分栅式存储器的制造方法，包括：提供衬底，所述衬底上形成有字线层及位于所述字线层两侧的浮栅，且相邻所述浮栅之间形成有暴露所述衬底的第一开口；通过所述第一开口对所述衬底同时注入第一离子和第二离子，且所述第二离子为所述第一离子的反型离子；进行热扩散工艺，以在所述第一开口底部的衬底内形成源区及包围所述源区的势垒区。本发明专利技术向衬底同时注入第一离子和第二离子，通过控制热扩散工艺使所述第二离子的掺杂范围大于所述第一离子的掺杂范围，从而在衬底内形成包围源区的势垒区，抑制分栅式存储器的穿通效应，进而确保所述分栅式存储器的性能稳定。保所述分栅式存储器的性能稳定。保所述分栅式存储器的性能稳定。

【技术实现步骤摘要】
分栅式存储器及其制造方法


[0001]本专利技术涉及集成电路制造
，尤其涉及一种分栅式存储器及其制造方法。

技术介绍

[0002]闪存器件作为一种非易失性存储器，具有便捷、存储密度高、可靠性强等特点，应用广泛。现有的闪存器件的结构通常包括分栅结构、叠栅结构或其组合，其中，分栅式闪存器件具有编程效率高的特点。
[0003]然而，在现有的制造所述分栅式闪存器件的工艺过程中，浮栅与字线下的沟道掺杂是同时注入的，而后续形成的源线结掺杂较浓时容易造成穿通效应，从而对编程产生串扰。为了抑制穿通效应，现有技术中通常会加大浮栅下的掺杂浓度，然而，这种方法容易抬高所述字线的阈值电压，造成电流减小，从而对所述分栅式闪存器件的性能造成影响。
[0004]鉴于此，需要一种方法在抑制穿通效应的同时不影响所述分栅式闪存器件的性能。

技术实现思路

[0005]本专利技术的目的在于提供一种分栅式存储器及其制造方法，在衬底内形成包围源区的势垒区，以抑制分栅式存储器的穿通效应，从而确保所述分栅式存储器的性能稳定。
[0006]为了达到上述目的，本专利技术提供了一种分栅式存储器的制造方法，包括：
[0007]提供衬底，所述衬底上形成有字线层及位于所述字线层两侧的浮栅，且相邻所述浮栅之间形成有暴露所述衬底的第一开口；
[0008]通过所述第一开口对所述衬底同时注入第一离子和第二离子，且所述第二离子为所述第一离子的反型离子；以及，
[0009]进行热扩散工艺，以在所述第一开口底部的衬底内形成源区及包围所述源区的势垒区。
[0010]可选的，所述第一离子为N型离子，所述第二离子为P型离子。
[0011]可选的，所述第二离子的扩散系数大于所述第一离子的扩散系数。
[0012]可选的，所述第一离子包括砷离子，所述第二离子包括硼离子。
[0013]可选的，通过控制热扩散工艺使所述第二离子的掺杂范围大于所述第一离子的掺杂范围。可选的，所述热扩散的工艺参数包括：工艺温度为1000℃～1200℃，工艺时间为30s～60s。
[0014]可选的，所述源区为N型掺杂区，所述势垒区为P型掺杂区。可选的，形成所述浮栅的过程包括：
[0015]在所述衬底上依次形成浮栅材料层和硬掩模层，并在所述硬掩模层上形成暴露所述浮栅材料层的第二开口；
[0016]在所述第二开口的侧壁上形成第一侧墙，以所述硬掩模层和所述第一侧墙为掩模刻蚀所述浮栅材料层，以使所述第二开口暴露所述衬底；
[0017]在所述第二开口的侧壁上形成第二侧墙，在所述第二开口内填充字线层，并在所述字线层上形成所述第一介质层；以及，
[0018]去除所述硬掩模层以及所述硬掩模层覆盖的浮栅材料层，形成所述浮栅及相邻所述浮栅之间的暴露所述衬底的所述第一开口。
[0019]可选的，在形成所述第二开口之后，形成所述第一侧墙之前，还包括：
[0020]进行离子注入工艺，以在所述衬底内形成阱区。可选的，在形成所述源区和所述势垒区之后，还包括：
[0021]在所述第一开口内形成擦除栅；
[0022]刻蚀部分所述字线层以在所述浮栅的异于所述擦除栅的一侧形成字线，同时形成暴露所述衬底的第三开口，在所述第三开口底部的衬底内形成漏区；
[0023]在所述字线的异于所述浮栅一侧的侧壁上形成字线侧墙。
[0024]相应地，本专利技术还提供一种分栅式存储器，包括：
[0025]衬底；
[0026]擦除栅，设置于所述衬底的表面；
[0027]浮栅，设置于所述擦除栅两侧的衬底表面；
[0028]字线，设置于所述浮栅的异于所述擦除栅一侧的衬底表面；
[0029]源区，设置于所述擦除栅下方的衬底内；
[0030]势垒区，设置于所述擦除栅下方的衬底内且包裹所述源区；
[0031]漏区，设置于所述字线的异于所述浮栅一侧的衬底内。
[0032]综上所述，本专利技术提供一种分栅式存储器及其制造方法，其中，所述分栅式存储器的制造方法，包括：提供衬底，所述衬底上形成有字线层及位于所述字线层两侧的浮栅，且相邻所述浮栅之间形成有暴露所述衬底的第一开口；通过所述第一开口对所述衬底同时注入第一离子和第二离子，且所述第二离子为所述第一离子的反型离子；进行热扩散工艺，以在所述第一开口底部的衬底内形成源区及包围所述源区的势垒区。本专利技术向衬底同时注入第一离子和第二离子，通过控制热扩散工艺使所述第二离子的掺杂范围大于所述第一离子的掺杂范围，从而在衬底内形成包围源区的势垒区，抑制分栅式存储器的穿通效应，进而确保所述分栅式存储器的性能稳定。
附图说明
[0033]图1为本专利技术一实施例提供的分栅式存储器的制造方法的流程图；
[0034]图2
‑
图6为本专利技术一实施例提供的分栅式存储器的制造方法中各个步骤对应的结构示意图；
[0035]其中，附图标记如下：
[0036]100
‑
衬底；101
‑
阱区；102
‑
源区；103
‑
势垒区；104
‑
漏区；
[0037]110
‑
浮栅材料层；111
‑
浮栅；112
‑
第一侧墙；113
‑
第二侧墙；
[0038]120
‑
硬掩模层；121
‑
第二开口；122
‑
第一开口；
[0039]130
‑
字线层；131
‑
字线；132
‑
第三开口；133
‑
字线侧墙；
[0040]140
‑
第一介质层；150
‑
擦除栅。
具体实施方式
[0041]下面将结合示意图对本专利技术的具体实施方式进行更详细的描述。根据下列描述，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0042]图1为本专利技术一实施例提供的分栅式存储器的制造方法的流程图。参阅图1，本实施例所述的分栅式存储器的制造方法包括：
[0043]步骤S01：提供衬底，所述衬底上形成有字线层及位于所述字线层两侧的浮栅，且相邻所述浮栅之间形成有暴露所述衬底的第一开口；
[0044]步骤S02：通过所述第一开口对所述衬底同时注入第一离子和第二离子，且所述第二离子为所述第一离子的反型离子；
[0045]步骤S03：进行热扩散工艺，以在所述第一开口底部的衬底内形成源区及包围所述源区的势垒区。
[0046]图2
‑
图6为本专利技术一实施例提供的分栅式存储器的制造方法中各个步骤对应的结构示意图。下面结合图2
‑
图6详细说明本实施例所述的分栅式存储器的制造方法。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分栅式存储器的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有字线层及位于所述字线层两侧的浮栅，且相邻所述浮栅之间形成有暴露所述衬底的第一开口；通过所述第一开口对所述衬底同时注入第一离子和第二离子，且所述第二离子为所述第一离子的反型离子；以及，进行热扩散工艺，以在所述第一开口暴露的衬底内形成源区及包围所述源区的势垒区。2.如权利要求1所述的分栅式存储器的制造方法，其特征在于，所述第一离子为N型离子，所述第二离子为P型离子。3.如权利要求2所述的分栅式存储器的制造方法，其特征在于，所述第二离子的扩散系数大于所述第一离子的扩散系数。4.如权利要求3所述的分栅式存储器的制造方法，其特征在于，所述第一离子包括砷离子，所述第二离子包括硼离子。5.如权利要求4所述的分栅式存储器的制造方法，其特征在于，还包括：通过控制热扩散工艺使所述第二离子的掺杂范围大于所述第一离子的掺杂范围。6.如权利要求5所述的分栅式存储器的制造方法，其特征在于，所述热扩散的工艺参数包括：工艺温度为1000℃～1200℃，工艺时间为30s～60s。7.如权利要求5所述的分栅式存储器的制造方法，其特征在于，所述源区为N型掺杂区，所述势垒区为P型掺杂区。8.如权利要求1所述的分栅式存储器的制造方法，其特征在于，形成所述浮栅的过程包括：在所述衬底上依次形成浮栅材料层和硬掩模层，并在所述...

【专利技术属性】
技术研发人员：于涛，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：