三维存储器元件及其制造方法技术

本发明专利技术公开了一种三维存储器元件及三维存储器元件的制造方法。此方法包含提供前驱结构，此前驱结构包含衬底、多层叠层、多个垂直通道柱及阻隔结构。第一狭缝及第二狭缝沿着第一方向形成于多层叠层及衬底中，其中第一狭缝及第二狭缝之间具有间距，且第二狭缝切割阻隔结构。以导电层取代第二绝缘层的一部分。第一狭缝结构及第二狭缝结构形成在第一狭缝及第二狭缝中，其中第一狭缝结构及第二狭缝结构在第二方向上分隔垂直通道柱，且第二方向不同于第一方向。一方向。一方向。

【技术实现步骤摘要】
三维存储器元件及其制造方法


[0001]本专利技术系关于一种存储器元件及其制造方法。更具体而言，本专利技术系关于一种三维存储器元件及其制造方法。

技术介绍

[0002]非易失性存储器元件在设计上有一个很大的特性是，当存储器元件失去或移除电源后仍能保存数据状态的完整性。随着各种应用程序的增加及功能的提升，对于存储器元件的需求，也趋向较小的尺寸、较大的存储容量。为了满足这些需求，目前设计者转而开发一种包含有多个存储单元阶层(multiple plane of memory cells)迭层的三维存储器元件。
[0003]然而，随着元件的关键尺寸微缩至一般存储单元
的极限，如何在更微小的元件尺寸之中，获得到更高的存储容量，同时又能兼顾元件的操作稳定性，已成了此
所面临的重要课题。因此，需要一种先进的三维存储器元件及其制造方法，来解决现有技术所面临的问题。

技术实现思路

[0004]本专利技术的一实施例，提供一种制造三维存储器元件的方法。此方法包含提供前驱结构，此前驱结构包含衬底、多层叠层、多个垂直通道柱及阻隔结构。第一狭缝及第二狭缝沿着第一方向形成于多层叠层及衬底中，其中第一狭缝及第二狭缝之间具有间距，且第二狭缝切割阻隔结构。以导电层取代第二绝缘层的一部分。第一狭缝结构及第二狭缝结构形成在第一狭缝及第二狭缝中，其中第一狭缝结构及第二狭缝结构在第二方向上分隔垂直通道柱，且第二方向不同于第一方向。
[0005]本专利技术的另一实施例，提供一种三维存储器元件。三维存储器元件包含衬底、第一多层叠层、多个垂直通道柱、阻隔结构、第一狭缝及第二狭缝。衬底具有阵列区及阶梯区，其中衬底包含下部部分及上部部分。第一多层叠层设置在衬底上，其中第一多层叠层包含交替布置的多个第一绝缘层及多个导电层。多个垂直通道柱设置在第一多层叠层中且位于衬底的阵列区中。阻隔结构设置在第一多层叠层中且位于衬底的阶梯区中。第一狭缝结构及第二狭缝结构沿着第一方向设置在第一多层叠层及衬底中，其中第二狭缝结构与阻隔结构接触，并且第一狭缝结构及第二狭缝结构在第二方向上共同分隔垂直通道柱，其中第二方向与第一方向不同。
[0006]应当理解，前述的一般性描述和下文的详细描述都是示例，并且旨在提供对所要求保护的本
技术实现思路
的进一步解释。
附图说明
[0007]当与附图一起阅读时，从以下详细描述可以最好地理解本专利技术的实施例。应注意，根据业界标准实务，各种特征未按比例绘制。事实上，为了清楚地讨论，各个特征的尺寸可
任意地增加或减小。
[0008]图1为根据本专利技术的某些实施方式绘示的三维存储器元件的制造方法流程图。
[0009]图2A至图2D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图2A是俯视图，图2B、图2C及图2D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图2A的截面图。
[0010]图3A至图3D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。图3A是俯视图，图3B、图3C及图3D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图3A的截面图。
[0011]图4A及图4B示出了根据本专利技术的某些实施方式绘示的图3A的替代实施方式。
[0012]图5A至图5D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图5A是俯视图，图5B、图5C及图5D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图5A的截面图。
[0013]图6A至图6D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图6A是俯视图，图6B、图6C及图6D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图6A的截面图。
[0014]图7A至图7D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图7A是俯视图，图7B、图7C及图7D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图7A的截面图。
[0015]图8A至图8D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图8A是俯视图，图8B、图8C及图8D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图8A的截面图。
[0016]图9A至图9D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图9A是俯视图，图9B、图9C及图9D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图9A的截面图。
[0017]图10A至图10D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图10A是俯视图，图10B、图10C及图10D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图10A的截面图。
[0018]图11A至图11D示出了根据本专利技术的某些实施方式绘示的制造三维存储器元件的一阶段。根据本专利技术的某些实施方式，图11A是俯视图，图11B、图11C及图11D是分别沿着线段B
‑
B
′
、线段C
‑
C
′
及线段D
‑
D
′
截取的对应于图11A的截面图。
[0019]【符号说明】
[0020]12，14，16，18：操作
[0021]100：衬底
[0022]110：下部部分
[0023]120，120
′
：上部部分
[0024]121，123，125：导电层
[0025]122，124：绝缘层
[0026]130，130<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造三维存储器元件的方法，其中，包括：提供一前驱结构，其中该前驱结构包括：一衬底，具有一阵列区及一阶梯区；一多层叠层，设置在该衬底上，其中该多层叠层包括交替布置的多个第一绝缘层及多个导电层；多个垂直通道柱，设置在该多层叠层中且位于该衬底的该阵列区中；以及一阻隔结构，设置在该多层叠层中且位于该衬底的该阶梯区中；沿着一第一方向形成一第一狭缝及一第二狭缝于该多层叠层及该衬底中，其中该第一狭缝及该第二狭缝之间具有一间距，且该第二狭缝切割该阻隔结构；以多个导电层取代这些第二绝缘层的一部分；以及形成一第一狭缝结构及一第二狭缝结构在该第一狭缝及该第二狭缝中，其中该第一狭缝结构及该第二狭缝结构在一第二方向上分隔这些垂直通道柱，且该第二方向不同于该第一方向。2.根据权利要求1所述的方法，其中，该第二狭缝更垂直延伸至该衬底以形成一凹槽，该凹槽的一底表面位于该第一狭缝的一底表面下方。3.根据权利要求2所述的方法，其中，还包含在该第一狭缝及该第二狭缝中形成一间隔层，其中该间隔层具有一第一孔洞及一第二孔洞暴露出该衬底。4.根据权利要求3所述的方法，其中，该间隔层具有一厚度，该凹槽具有一宽度，且该厚度与该宽度的比大于0.5。5.根据权利要求1所述的方法，其中，以这些导电层取代这...

【专利技术属性】
技术研发人员：杨智凯，韩宗廷，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：