半导体器件、其制作方法以及三维存储器技术

本申请提供了一种半导体器件、其制作方法以及三维存储器，半导体器件包括衬底、堆叠结构以及介质层，堆叠结构位于衬底上，堆叠结构包括沿远离衬底的方向交替叠置的绝缘介质层以及金属层，堆叠结构的一端具有台阶区域，台阶区域包括多个台阶，介质层覆盖在堆叠结构以及台阶区域的远离衬底的表面上，还包括凹槽、虚拟沟道填充层和接触孔填充层，凹槽贯穿介质层、堆叠结构至衬底中；虚拟沟道填充层和接触孔填充层沿远离衬底的方向依次叠置在凹槽中，凹槽两侧的距离衬底最远的金属层为预定金属层，接触孔填充层与预定金属层接触，接触孔填充层通过虚拟沟道填充层与其他的金属层隔离。本申请保证了半导体器件的接触孔以及虚拟沟道孔的工艺窗口较大。道孔的工艺窗口较大。道孔的工艺窗口较大。

【技术实现步骤摘要】
半导体器件、其制作方法以及三维存储器


[0001]本申请涉及半导体领域，具体而言，涉及一种半导体器件、半导体器件的制作方法、三维存储器以及存储系统。

技术介绍

[0002]随着3D NAND层数的不断增加，CT(Contact，接触孔)刻蚀停止在钨线上的难度越来越大。
[0003]同时，DCH(Dummy Chanel Hole，虚拟沟道孔)的关键尺寸对台阶区域的支撑效果以及CT的工艺窗口(process window)都有影响，DCH的关键尺寸小，会造成其对台阶区域的支撑效果不好，但是DCH的关键尺寸大，又会占用CT的process window。
[0004]因此，亟需一种方法，解决现有技术中无法在保证DCH的支撑作用较好的同时，保证CT的process window较大的问题。
[0005]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0006]本申请的主要目本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括衬底、堆叠结构以及介质层，所述堆叠结构位于所述衬底上，所述堆叠结构包括沿远离所述衬底的方向交替叠置的绝缘介质层以及金属层，且所述堆叠结构的一端具有台阶区域，所述台阶区域包括多个台阶，所述介质层覆盖在所述堆叠结构以及所述台阶区域的远离所述衬底的表面上，其特征在于，所述半导体器件还包括：凹槽，贯穿所述介质层、所述堆叠结构至所述衬底中，且所述凹槽位于所述台阶中；虚拟沟道填充层和接触孔填充层，所述虚拟沟道填充层和所述接触孔填充层沿远离所述衬底的方向依次叠置在所述凹槽中，所述凹槽两侧的距离所述衬底最远的所述金属层为预定金属层，所述接触孔填充层与所述预定金属层接触，且所述接触孔填充层通过所述虚拟沟道填充层与其他的所述金属层隔离。2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：栅极线，位于所述介质层中以及所述堆叠结构中并贯穿至所述衬底。3.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：沟道孔，位于所述介质层中以及所述堆叠结构中并贯穿至所述衬底。4.根据权利要求1至3中任一项所述的半导体器件，其特征在于，所述虚拟沟道填充层的材料包括二氧化硅，所述接触孔填充层的材料包括钨。5.一种半导体器件的制作方法，其特征在于，包括：在衬底上形成预备堆叠结构以及介质层，所述预备堆叠结构包括沿远离所述衬底的方向交替层叠的绝缘介质层以及牺牲层，所述预备堆叠结构的一端具有台阶区域，所述台阶区域包括多个台阶，所述介质层覆盖在所述预备堆叠结构以及所述台阶区域的裸露表面；在所述介质层以及所述预备堆叠结构中形成凹槽，所述凹槽贯穿至所述衬底且位于所述台阶中；在所述凹槽中形成虚拟沟道填充层，以形成虚拟沟道孔，并在所述虚拟沟道填充层的裸露表面上形成接触孔填充层，以形成接触孔，其中，所述凹槽两侧的距离所述衬底最远的所述牺牲层为预定牺牲层，所述接触孔填充层与所述预定牺牲层接触，且所述接触孔填充层通过所述虚拟沟道填充层与其他的所述牺牲层隔离；将各所述牺牲层置换为金属层。6.根据权利要求5所述的方法，其特征在于，在所述凹槽中形成虚拟沟...

【专利技术属性】
技术研发人员：孔翠翠，张中，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：