半导体器件的制作方法、半导体器件以及三维存储器技术

本申请提供了一种半导体器件的制作方法、半导体器件以及三维存储器，该方法包括：在衬底上依次形成叠置的堆叠结构以及第一介质层，堆叠结构包括本体结构以及位于本体结构中的刻蚀停止部，本体结构包括沿远离衬底的方向交替叠置的第一绝缘层以及牺牲层；去除部分的第一介质层、部分的本体结构以及刻蚀停止部，形成位于第一介质层中和堆叠结构中的第一开口；在第一开口中形成填充部，得到存储阵列结构；依次去除存储阵列结构的衬底以及部分的堆叠结构，在堆叠结构中形成第二开口，第二开口贯穿至填充部；去除填充部，得到栅极线狭缝。本申请较好地缓解了现有技术中3D NAND层数较多时刻蚀形成GL难度较大的问题。刻蚀形成GL难度较大的问题。刻蚀形成GL难度较大的问题。

【技术实现步骤摘要】
半导体器件的制作方法、半导体器件以及三维存储器


[0001]本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法、半导体器件、三维存储器以及存储系统。

技术介绍

[0002]随着3D NAND层数的不断增加，GL(Gate Line，栅极线)的刻蚀外形的控制越来越难，层数越高，越容易出现GL sharpness(尖头)、mouse bite(锯齿，刻蚀缺口)、GL shift(倾斜)以及small bottom CD(底部尺寸较小)等问题，且层数越高，处于底部的SiN去除得越快，且处于顶部的SiN去除得越慢，上下去除速度不一致导致的刻蚀负载效应(Loading)越大。
[0003]因此，亟需一种方法，来解决现有技术中3D NAND层数较多时刻蚀形成GL难度较大的问题。
[0004]在
技术介绍
部分中公开的以上信息只是用来加强对本文所描述技术的
技术介绍
的理解，因此，
技术介绍
中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

技术实现思路

[0005]本申请的主要目的在于提供一种半本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件的制作方法，其特征在于，包括：在衬底上依次形成叠置的堆叠结构以及第一介质层，所述堆叠结构包括本体结构以及位于所述本体结构中的刻蚀停止部，所述本体结构包括交替叠置的第一绝缘层以及牺牲层；去除部分的所述第一介质层、部分的所述本体结构以及所述刻蚀停止部，形成位于所述第一介质层中和所述堆叠结构中的第一开口；在所述第一开口中形成填充部，得到存储阵列结构；依次去除所述存储阵列结构的所述衬底以及部分的所述堆叠结构，在所述堆叠结构中形成第二开口，所述第二开口贯穿至所述填充部；去除所述填充部，得到栅极线狭缝。2.根据权利要求1所述的方法，其特征在于，去除部分的所述第一介质层、部分的所述本体结构以及所述刻蚀停止部，形成位于所述第一介质层中和所述堆叠结构中的第一开口，包括：去除部分的所述第一介质层以及部分的所述本体结构，使得所述刻蚀停止部裸露；去除所述刻蚀停止部，形成第一凹槽；去除所述第一凹槽侧壁的各所述牺牲层的部分，以在所述第一凹槽的侧壁上形成多个第二凹槽，得到所述第一开口。3.根据权利要求1所述的方法，其特征在于，在所述第一开口中形成填充部，得到存储阵列结构之后，在依次去除所述存储阵列结构的所述衬底以及部分的所述堆叠结构，在所述堆叠结构中形成第二开口之前，所述方法还包括：提供CMOS结构；对所述CMOS结构以及所述存储阵列结构进行键合，得到键合结构。4.根据权利要求3所述的方法，其特征在于，依次去除所述存储阵列结构的所述衬底以及部分的所述堆叠结构，在所述堆叠结构中形成第二开口，包括：去除所述键合结构的所述衬底，以使得所述堆叠结构裸露；去除部分裸露的所述堆叠结构，在所述堆叠结构中形成第三凹槽，所述第三凹槽使得所述填充部裸露；去除所述第三凹槽侧壁的各所述牺牲层的部分，以在所述第三凹槽的侧壁上形成多个第四凹槽，得到所述第二开口。5.根据权利要求1所述的方法，其特征在于，在去除所述填充部，得到栅极线狭缝之后，所述方法还包括：通过所述栅极线狭缝去除各所述牺牲层，得到多个第五凹槽；在各所述第五凹槽中填充金属材料，以形成多个金属层，剩余的所述栅极线狭缝形成第三开口；在所述堆叠结构的远离所述第一介质层的表面上以及所述第三开口内形成第二绝缘层；在剩余的所述第三开口内形成第二介质层，得到栅极线。6.根据权利要求1所述的方法，其特征在于，在衬底上依次形成叠置的...

【专利技术属性】
技术研发人员：孔翠翠，张坤，吴林春，周文犀，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：