半导体封装制造技术

一种半导体封装，包括：封装衬底，具有在封装衬底的顶表面上的凹陷部分；下半导体芯片，在封装衬底的凹陷部分中；上半导体芯片，在下半导体芯片和封装衬底上，并且宽度大于下半导体芯片的宽度；多个第一凸块，直接在封装衬底与上半导体芯片之间；以及多个第二凸块，直接在下半导体芯片与上半导体芯片之间。第二凸块的间距小于第一凸块的间距。的间距小于第一凸块的间距。的间距小于第一凸块的间距。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月20日向韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0157134的优先权，其公开内容通过引用完整体并入本文。


[0003]本专利技术构思的示例涉及一种半导体封装，更具体地涉及一种包括堆叠的半导体芯片在内的半导体封装。

技术介绍

[0004]已经提出了半导体芯片堆叠方法来提高半导体器件的集成度和运行速度。例如，已经提出了一种多芯片封装，其中将多个半导体芯片安装在单个半导体封装或系统级封装中，其包括堆叠的作为单个系统操作的不同芯片。电子产品的尺寸的减小通常包括半导体封装的厚度的减小。

技术实现思路

[0005]本专利技术构思的一些示例实施例提供了一种紧凑尺寸的半导体封装。
[0006]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：封装衬底，在第一方向和与第一方向垂直的第二方向上延伸，并包括在封装衬底的顶表面上的凹陷部分；下半导体芯片，在封装衬底的凹陷部分中；上半导体芯片，在下半导体芯片和封装衬底上，其中在第一方向上，上半导体芯片的宽度大于下半导体芯片的宽度；多个第一凸块，直接在封装衬底与上半导体芯片之间；以及多个第二凸块，直接在下半导体芯片与上半导体芯片之间。在第一方向上，第二凸块的间距可以小于第一凸块的间距。
[0007]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：封装衬底，在第一方向和与第一方向垂直的第二方向上延伸，并包括在封装衬底的顶表面上的凹陷部分；下半导体芯片，在封装衬底的凹陷部分中；上半导体芯片，在下半导体芯片和封装衬底上；多个第一凸块，直接在封装衬底与上半导体芯片之间，第一凸块包括第一焊接部和第一柱状图案；以及多个第二凸块，直接在下半导体芯片与上半导体芯片之间，第二凸块包括第二焊接部和第二柱状图案。在与第一方向和第二方向垂直的第三方向上，第二柱状图案的高度可以与第一柱状图案的高度基本相同。在第三方向上，第二焊接部的高度可以小于第一焊接部的高度。
[0008]根据本专利技术构思的一些示例实施例，一种半导体封装可以包括：封装衬底，在第一方向和与第一方向垂直的第二方向上延伸，并包括在封装衬底的顶表面上的凹陷部分；焊接端子，在封装衬底的底表面上；下半导体芯片，在封装衬底的凹陷部分中，下半导体芯片包括下半导体芯片中的多个贯通结构；上半导体芯片，在下半导体芯片和封装衬底上，其中在第一方向上，上半导体芯片的宽度大于下半导体芯片的宽度；多个第一凸块，直接在封装衬底与上半导体芯片之间；多个第二凸块，直接在下半导体芯片与上半导体芯片之间；多个
下凸块，在下半导体芯片以及封装衬底中的凹陷部分的底表面之间；以及底部填充层(under
‑
fill layer)，在封装衬底与下半导体芯片之间的第一间隙中以及在封装衬底与上半导体芯片之间的第二间隙中，底部填充层覆盖下凸块和第一凸块。第一凸块可以包括第一焊接部和第一柱状图案。第二凸块可以包括第二焊接部和第二柱状图案。在第一方向上，第二柱状图案的间距可以小于第一柱状图案的间距。在第一方向上，第二柱状图案的宽度可以小于第一柱状图案中的每一个的宽度。
附图说明
[0009]图1A图示了示出根据一些示例实施例的半导体封装的平面图。
[0010]图1B图示了沿图1A的线I
‑
II截取的截面图。
[0011]图1C图示了示出图1B的部分III的放大图。
[0012]图1D图示了示出根据一些示例实施例的半导体封装的截面图。
[0013]图2图示了示出根据一些示例实施例的第一凸块的布置的平面图。
[0014]图3图示了示出根据一些示例实施例的半导体封装的截面图。
[0015]图4A图示了示出根据一些示例实施例的半导体封装的平面图。
[0016]图4B图示了沿图4A的线I
‑
II截取的截面图。
[0017]图5A至图5C图示了示出根据一些示例实施例的制造半导体封装的方法的截面图。
[0018]图5D图示了示出图5C的部分III的放大图。
[0019]图6A至图6C图示了示出根据一些示例实施例的制造半导体封装的方法的截面图。
具体实施方式
[0020]在本说明书中，相同的附图标记可以表示相同的组件。
[0021]以下将描述根据本专利技术构思的半导体封装。
[0022]图1A图示了示出根据一些示例实施例的半导体封装的平面图。图1B图示了沿图1A的线I
‑
II截取的截面图。图1C图示了示出图1B的部分III的放大图。
[0023]参照图1A、图1B和图1C，半导体封装可以包括封装衬底100、下半导体芯片200、上半导体芯片300、下凸块430、第一凸块410和第二凸块420。
[0024]封装衬底100可以具有彼此相对的顶表面100a和底表面。封装衬底100可以在其顶表面100a上具有凹陷部分190。例如，凹陷部分190可以设置在封装衬底100中并可以向封装衬底100的顶表面100a敞开。凹陷部分190可以穿透封装衬底100的上部分。凹陷部分190可以具有设置在封装衬底100中的底表面190b。例如，凹陷部分190的底表面190b可以位于比封装衬底100的顶表面100a的水平低且比封装衬底100的底表面的水平高的水平处。凹陷部分190可以具有深度A，深度A由封装衬底100的顶表面100a和凹陷部分190的底表面190b之间的水平差限定。凹陷部分190的深度可以在从约50μm到约300μm的范围中。在本说明书中，语言“水平”可以表示“竖直水平”，并且表述“水平差”可以在平行于第三方向D3的方向上测量。第一方向D1可以平行于封装衬底100的顶表面100a。第二方向D2可以平行于封装衬底100的顶表面100a，并且可以与第一方向D1相交。第三方向D3可以基本上垂直于封装衬底100的顶表面100a。如图1A所示，当俯视观察时，凹陷部分190可以形成在封装衬底100的中心部分上。本文使用的诸如“垂直”、“相同”、“相等”、“平面的”或“共面”的术语包括相同性
或近似相同性，包括例如由于制造工艺可能发生的变化。除非上下文或其他陈述另有说明，否则术语“基本上”在本文中可以用于强调该含义。
[0025]封装衬底100可以包括介电基层、内部线110、第一衬底焊盘121和第二衬底焊盘122。介电基层可以包括单个层或多个层。第一衬底焊盘121可以设置在封装衬底100的顶表面100a上。第二衬底焊盘122可以设置在凹陷部分190的底表面190b上。第一衬底焊盘121和第二衬底焊盘122可以包括金属，例如铝、铜、钨和钛中的一种或多种。内部线110可以设置在封装衬底100中，并且可以耦接到第一衬底焊盘121或第二衬底焊盘122。短语“两个组件彼此电连接/耦接”可以包括两个组件彼此直接连接/耦接或通过不同的导电组件彼此间接连接/耦接的意思。在本本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：封装衬底，在第一方向和与所述第一方向垂直的第二方向上延伸，并包括在所述封装衬底的顶表面上的凹陷部分；下半导体芯片，在所述封装衬底的凹陷部分中；上半导体芯片，在所述下半导体芯片和所述封装衬底上，其中在所述第一方向上，所述上半导体芯片的宽度大于所述下半导体芯片的宽度；多个第一凸块，直接在所述封装衬底与所述上半导体芯片之间；以及多个第二凸块，直接在所述下半导体芯片与所述上半导体芯片之间，其中，在所述第一方向上，所述第二凸块的间距小于所述第一凸块的间距。2.根据权利要求1所述的半导体封装，其中，在所述第一方向上，所述第二凸块的宽度小于所述第一凸块的宽度。3.根据权利要求2所述的半导体封装，其中，在所述第一方向上，所述第一凸块的间距在约90μm至约200μm的范围内，所述第二凸块的间距在约10μm至约150μm的范围内，所述第一凸块的宽度在约30μm至约120μm的范围内，并且所述第二凸块的宽度在约7μm至约70μm的范围内。4.根据权利要求1所述的半导体封装，其中，在与所述第一方向和所述第二方向垂直的第三方向上，所述第二凸块中的每一个的高度小于所述第一凸块中的每一个的高度。5.根据权利要求1所述的半导体封装，还包括：下凸块，在所述下半导体芯片与所述封装衬底的凹陷部分的底表面之间，并且其中，所述下凸块不在与所述第一方向和所述第二方向垂直的第三方向上与所述第二凸块对齐。6.根据权利要求5的半导体封装，其中，所述下凸块是多个下凸块之一，其中，在所述第一方向上，所述下凸块的间距等于或大于所述第二凸块的间距，并且其中，在所述第一方向上，所述下凸块的宽度等于或大于所述第二凸块的宽度。7.根据权利要求1所述的半导体封装，其中：所述第一凸块中的每一个包括：第一焊接部，在所述封装衬底上；以及第一柱状图案，在所述第一焊接部与所述上半导体芯片之间，并且所述第二凸块中的每一个包括：第二焊接部，在所述下半导体芯片上；以及第二柱状图案，在所述第二焊接部与所述上半导体芯片之间，其中，在与所述第一方向和所述第二方向垂直的第三方向上，所述第二焊接部的高度小于所述第一焊接部的高度。8.根据权利要求7所述的半导体封装，其中，所述第二柱状图案的底表面在所述第三方向上位于与所述第一柱状图案的底表面的水平相同的水平处。9.根据权利要求1所述的半导体封装，其中，在与所述第一方向和所述第二方向垂直的第三方向上，所述凹陷部分的深度在约50μm至约300μm的范围内。10.根据权利要求1所述的半导体封装，还包括：底部填充层，在所述封装衬底与所述上
半导体芯片之间的第一间隙中以及在所述凹陷部分与所述下半导体芯片之间的第二间隙中。11.一种半导体封装，包括：封装衬底，在第一方向和与所述第一方向垂直的第二方向上延伸，并包括在所述封装衬底的顶表面上的凹陷部分；下半导体芯片，在所述封装衬底的凹陷部分中；上半导体芯片，在所述下半导体芯片和所述封装衬底上；多个第一凸块，直接在所述封装衬底与所述上半导体芯片之间，每个第一凸块包括第一焊接部和第一柱状图案；以及多个第二凸块，直接在所述下半导体芯片与所述上半导体芯片之间，每个第二凸块包括第二焊接部和第二柱状图案，其中，在与所述第一方向和所述第二方向垂直的第三方向上，所述第二柱状图案的高度与所述第一柱状图案的高度相同，并且其中，在所述第三方向上，所述第二焊接部的高度...

【专利技术属性】
技术研发人员：金南勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：