【技术实现步骤摘要】
半导体封装及其形成方法
[0001]本专利技术涉及一种半导体封装及其形成方法,尤其涉及一种具有三维(three
‑
dimensional)堆叠集成电路管芯(die)的半导体封装及其形成方法。
技术介绍
[0002]为了确保电子产品和通信设备的小型化和多功能化,具有集成电路管芯的半导体封装被设计成小尺寸以支持高操作速度和高能性。对增加输入输出(I/O)数量和高性能集成电路(integrated circuit,IC)芯片的需求导致了半导体封装的发展。对于二维(two
‑
dimensional,2D)IC组成(formation),集成部件(component)占据的体积基本上在半导体晶圆(wafer)的表面上。尽管光刻技术(lithography)的显着改进已经导致二维IC组成的显着改进,但在二维中可以获得的集成密度存在物理限制。
[0003]为了进一步提高集成密度,已经在堆叠结构中采用了具有通孔(through
‑
via)的中介层(interposer),例如具有硅通孔(through
‑
silicon
‑
via,TSV)的硅中介层(silicon interposer)。在2.5D半导体封装制造工艺中,首先将几个IC管芯附接(attach)到具有并排(side
‑
by
‑
side)排列的TSV的硅中介层。IC管芯使用微凸块(micro
‑
bump)附接到硅中介层。然 ...
【技术保护点】
【技术特征摘要】
1.一种半导体封装,其特征在于,包括:第一管芯结构,第一重分布结构,第二管芯结构和第二重分布结构;所述第一管芯结构,包括:中介层,包括半导体基板和穿过半导体基板的通孔;以及第一集成电路管芯,设置在所述中介层的所述半导体基板中;所述第一重分布结构,设置在所述第一管芯结构上;所述第二管芯结构,设置在所述第一重分布结构上,所述第二管芯结构包括:封装在密封体中的第二集成电路管芯;以及穿过所述密封体的导电柱;以及所述第二重分布结构,设置在所述第二管芯结构上,其中所述第一集成电路管芯通过所述第一重分布结构、所述导电柱和所述第二重分布结构电耦接到所述第二集成电路管芯。2.如权利要求1所述的半导体封装,其特征在于,所述第一集成电路管芯的主动表面面向所述第一重分布结构,所述第二集成电路管芯的主动表面面向所述第二重分布结构。3.如权利要求1所述的半导体封装,其特征在于,所述第一集成电路管芯的背面与所述中介层的半导体基板的底面共面。4.如权利要求1所述的半导体封装,其特征在于,所述第一重分布结构与所述中介层的半导体基板的顶面物理接触。5.如权利要求1所述的半导体封装,其特征在于,所述第二集成电路管芯的背面设置在所述第一重分布结构上。6.如权利要求1所述的半导体封装,其特征在于,所述第二管芯结构的导电柱与所述第一重分布结构和所述第二重分布结构物理接触。7.如权利要求1所述的半导体封装,其特征在于,所述第一管芯结构的通孔物理接触所述第一重分布结构。8.如权利要求1所述的半导体封装,其特征在于,所述第一集成电路管芯和所述第二集成电路管芯中的每一个包括:集成电路器件;互连结构,耦接到所述集成电路器件;电介质层,位于所述集成电路器件的上方;以及接合垫,设置在所述电介质层中,其中所述接合垫电耦接到所述互连结构和所述第一重分布结构。9.如权利要求8所述的半导体封装,其特征在于,所述接合垫的顶面与所述电介质层的顶面共面。10.如权利要求8所述的半导体封装,其特征在于,所述第一集成电路管芯的接合垫的顶面物理接触所述第一重分布结构。11.如权利要求8所述的半导体封装,其特征在于,所述第二集成电路管芯的接合垫的顶面物理接触所述第二重分布结构。12.如权利要求1所述的半导体封装,其特征在于,还包括:导电连接器,设置在所述中介层的底面上;以及
底部填充层,形成在所述中介层和具有互连迹线的基板之间,其中所述导电连接器位于所述基板和所述第一管芯结构之间。13.如权利要求12所述的半导体封装,其特征在于,所述第一管芯结构的中介层的通孔通过所述导电连接器电耦接到所述基板的互连迹线。14.如权利要求12所述的半导体封装,其特征在于,所述第二集成电路管芯的背面与所述密封体的底面共面,且所述密封体的底面与所述第一重分布结构的顶面物理接触。15.如权利要求1所述的半导体封装,其特征在于,所述第一管芯结构的中介层的半导体基板具有第一导热率,而该第二管芯结构的密封体具有第二导热率,其中所述第一导热率高于所述第二导热率。16.如权利要求1所述的半导体封装,其特征在于,所述第一管芯结构还包括:第三集成电路管芯,设置在所述中介层的所述半导体基板中,其中所述第一重分布结构设置在所述第三集成电路管芯上并电耦接到所述第三集成电路管芯;以及所述第二管芯结构还包括:第四集成电路管芯,封装在所述密封体中,其中所述第二重分布结构设置在所述第四集成电路管芯上并电耦接到所述第四集成电路管芯。17.如权利要求1所述的半导体封装,其特征在于,还包括:所述第三管芯结构,设置在所述第二重分布结构上;以及所述第三重分布结构,设置在所述第三管芯结构上。18.如权利要求17所述的半导体封装,其特征在于,所述第二管芯结构的密封体称为第一密封体,且所述第二管芯结构的导电柱称为第一导电柱,其中所述第三管芯结构包括:封装在所述第二密封体中的第三集成电路管芯;以及穿...
【专利技术属性】
技术研发人员:蔡宜霖,刘乃玮,许文松,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。