【技术实现步骤摘要】
技术介绍
1、为了保护管芯的内部电路不被静电放电(esd)损坏，在管芯内设计一个或更多个esd保护电路以通过esd规范的人体模型(hbm)和带电器件模型(cdm)。在传统技术中，用作esd保护电路的一个或更多个二极管连接在输入/输出(i/o)管脚与地电压之间，并且这些二极管在esd冲击期间吸收短持续时间的电压脉冲，即来自esd冲击的高峰值电流通过该二极管流向地，并且限制esd冲击电压而不损坏内部电路。
2、然而，当具有二极管的esd保护电路用于具有负电压的i/o管脚时，会在i/o管脚与地电压之间形成寄生二极管，使得产生结正向泄漏电流。为了解决这个问题，传统技术使用了深n阱隔离技术来隔离第一二极管的p型扩散区和最后二极管的n型扩散区。然而，深n阱工艺和掩模将增加制造成本。
技术实现思路
1、因此，本专利技术的目的是提供一种用于具有负电压的i/o管脚的esd保护电路，其可在不使用深n阱工艺的情况下避免漏电流，以解决上述问题。
2、根据本专利技术的一个实施例，公开了一种包括i/o管脚和esd保护电路的芯片。esd保护电路包括p型器件和第一二极管，其中，所述p型器件耦合在i/o管脚与地电压之间，所述第一二极管的阳极直接连接到所述i/o管脚。此外，esd保护电路不包括任何其n型掺杂/扩散区直接连接到i/o管脚的器件。
3、对于本领域的普通技术人员而言，在阅读了下面对在各个附图和附图中示出的优选实施例的详细描述之后，本专利技术的这些和其它目的无疑将变得明显。
【技术保护点】
1.一种芯片，所述芯片包括：
2.根据权利要求1所述的芯片，其中，所述I/O管脚用于从所述芯片外部的器件接收负电压，并且所述负电压低于所述地电压。
3.根据权利要求1所述的芯片，其中，所述P型器件是P型晶体管、P型场氧化物器件PFOD或P型可控硅整流器SCR。
4.根据权利要求1所述的芯片，其中，所述P型器件是P型晶体管，所述P型晶体管的漏极直接连接到所述I/O管脚，所述P型晶体管的源极耦合到所述地电压；并且所述芯片还包括：
5.根据权利要求4所述的芯片，其中，所述ESD检测电路不包括任何其N型掺杂/扩散区直接连接到所述I/O管脚的器件。
6.根据权利要求1所述的芯片，所述芯片还包括：
7.根据权利要求1所述的芯片，其中，所述第一二极管的阴极耦合到电源电压或所述地电压。
8.根据权利要求1所述的芯片，其中，所述第一二极管的阴极耦合到电源电压；并且所述ESD保护电路还包括：
9.根据权利要求1所述的芯片，其中，所述第一二极管的阴极耦合到所述地电压；并且所述ESD保护电路还包括：
【技术特征摘要】
1.一种芯片，所述芯片包括：
2.根据权利要求1所述的芯片，其中，所述i/o管脚用于从所述芯片外部的器件接收负电压，并且所述负电压低于所述地电压。
3.根据权利要求1所述的芯片，其中，所述p型器件是p型晶体管、p型场氧化物器件pfod或p型可控硅整流器scr。
4.根据权利要求1所述的芯片，其中，所述p型器件是p型晶体管，所述p型晶体管的漏极直接连接到所述i/o管脚，所述p型晶体管的源极耦合到所述地电压；并且所述芯片还包括：
5.根据权利要...
【专利技术属性】
技术研发人员：陈明均，黄柏狮，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。