半导体封装制造技术

公开了一种半导体封装，包括位于基板上的第一半导体芯片、位于基板与第一半导体芯片之间的第二半导体芯片、以及位于基板与第一半导体芯片之间的间隔物。基板包括位于第二半导体芯片和间隔物之间的第一基板焊盘。第二半导体芯片包括芯片焊盘和信号线。间隔物包括位于间隔物上的第一虚拟焊盘和耦接到第一虚拟焊盘的第一虚拟线。第一虚拟焊盘在第二半导体芯片附近。第一半导体芯片通过第一半导体芯片上的粘合层附着到第二半导体芯片和间隔物。信号线与第一虚拟线各自的一部分位于粘合层中。与第一虚拟线各自的一部分位于粘合层中。与第一虚拟线各自的一部分位于粘合层中。

【技术实现步骤摘要】
半导体封装
[0001]相关申请的交叉引用
[0002]本申请要求2020年11月10日向韩国知识产权局递交的韩国专利申请No.10
‑
2020
‑
0149330的优先权，其公开内容通过引用其全部内容结合于此。


[0003]本公开涉及半导体封装。

技术介绍

[0004]一种典型的堆叠封装具有堆叠多个基板的结构。例如，堆叠封装可以包括顺序堆叠在印刷电路板(PCB)上的半导体芯片。连接焊盘形成在半导体芯片上。接合线可用于连接连接焊盘，使得半导体芯片可以彼此电耦接。印刷电路板上设置有控制半导体芯片的逻辑芯片。
[0005]在近来的电子产品市场中，对便携式设备的需求日益增加，因此，对减小安装在便携式设备上的电子部件的尺寸和重量的需求增加。为了实现电子部件尺寸和重量的减小，需要将多个单独设备集成到单个封装中的技术以及减小安装部件的各个尺寸的技术。特别是，在高频信号下工作的半导体封装可能需要具有紧凑性和优良的电气特性。

技术实现思路

[0006]本专利技术构思的一些实施例提供具有改进的结构稳定性的半导体封装。
[0007]根据本专利技术构思的一些实施例，半导体封装可以包括：位于基板上的第一半导体芯片；位于基板与第一半导体芯片之间的第二半导体芯片；以及位于基板与第一半导体芯片之间且与第二半导体芯片间隔开的间隔物。基板可以包括位于第二半导体芯片和间隔物之间的第一基板焊盘。第二半导体芯片可以包括在所述第二半导体芯片的顶面上的芯片焊盘和从所述芯片焊盘向第一基板焊盘延伸的信号线。间隔物可以包括位于间隔物的顶面上的第一虚拟焊盘和耦接到第一虚拟焊盘的第一虚拟线。第一虚拟焊盘可以在第二半导体芯片附近。第一半导体芯片可以通过所述第一半导体芯片的底面上的粘合层附着到第二半导体芯片的顶面和所述间隔物的顶面。信号线的一部分和第一虚拟线的一部分可以位于粘合层中。
[0008]根据本专利技术构思的一些实施例，一种半导体封装可以包括：基板，包括在第一方向上彼此对齐的多个第一基板焊盘；第一半导体芯片，位于所述基板上；间隔物，位于所述基板上且跨越所述多个第一基板焊盘在第二方向上与第一半导体芯片间隔开，所述第二方向与所述第一方向相交；第二半导体芯片，通过粘合层附着到第一半导体芯片的顶面和所述间隔物的顶面；多条信号线，分别从第一半导体芯片的顶面朝所述多个第一基板焊盘延伸；多个第一接合部，位于所述间隔物的顶面上的相应虚拟焊盘上；以及模塑层，位于第一半导体芯片、所述间隔物和第二半导体芯片上，该模塑层位于第一半导体芯片和所述间隔物之间的空间中。虚拟焊盘可以在间隔物的第一侧表面附近沿第一方向彼此对齐。第一侧表面
可以在第一半导体芯片附近。
[0009]根据本专利技术构思的一些实施例，一种半导体封装可以包括：第一半导体芯片和间隔物，其在基板上彼此间隔开；以及第二半导体芯片，通过粘合层附着到第一半导体芯片和间隔物。第一半导体芯片可以包括多条信号线，该多条信号线从第一半导体芯片的顶面延伸并穿过第一半导体芯片与所述间隔物之间的空间以连接至所述基板。间隔物可以包括连接至间隔物的顶面的多条虚拟线。多条信号线可以在第一半导体芯片的第一侧表面附近彼此对齐。第一半导体芯片的第一侧表面可以面向间隔物。多条虚拟线可以在间隔物的第二侧表面附近彼此对齐。间隔物的第二侧表面可以面向第一半导体芯片。粘合层可以与第一半导体芯片的顶面和间隔物的顶面接触。在第一半导体芯片和间隔物之间，粘合层可以与第一半导体芯片的第一侧表面和间隔物的第二侧表面间隔开。
附图说明
[0010]图1是根据本专利技术构思的一些实施例的半导体封装的透视图。
[0011]图2和图3是示出了根据本专利技术构思的一些实施例的半导体封装的截面图。
[0012]图4是示出了根据本专利技术构思的一些实施例的半导体封装的平面图。
[0013]图5至图7是示出了根据本专利技术构思的一些实施例的半导体封装的放大截面图。
[0014]图8是示出了根据本专利技术构思的一些实施例的半导体封装的平面图。
[0015]图9是示出了根据本专利技术构思的一些实施例的半导体封装的图8的放大截面图。
[0016]图10是示出了根据本专利技术构思的一些实施例的半导体封装的平面图。
[0017]图11是示出了根据本专利技术构思的一些实施例的半导体封装的图10的放大截面图。
[0018]图12是示出了根据本专利技术构思的一些实施例的半导体封装的平面图。
[0019]图13是示出了根据本专利技术构思的一些实施例的半导体封装的图12的截面图。
[0020]图14至图20是示出了根据本专利技术构思的一些实施例的制造半导体封装的方法的截面图。
[0021]图21是示出了根据本专利技术构思的一些实施例的制造半导体封装的方法的平面图。
[0022]图22是示出了根据本专利技术构思的一些实施例的制造半导体封装的方法的截面图。
[0023]图23是示出了根据本专利技术构思的一些实施例的制造半导体封装的方法的平面图。
具体实施方式
[0024]现在将在下文参照附图描述根据本专利技术构思的半导体封装。
[0025]图1是示出了根据本专利技术构思的一些实施例的半导体封装的透视图，并且为了便于描述省略了一些组件。图2和图3是示出了根据本专利技术构思的一些实施例的半导体封装的截面图。图4是示出了根据本专利技术构思的一些实施例的半导体封装的平面图。图2对应于沿图4的A
‑
A
’
线截取的截面，图3对应于沿图4的B
‑
B
’
线截取的截面。图5至图7是示出了根据本专利技术构思的一些实施例的半导体封装的图2中描绘的A部分的放大截面图。
[0026]参照图1至图4，半导体封装可以包括基板100、第一半导体芯片200和基板100上的间隔物300、第一半导体芯片200和间隔物300上的芯片堆叠CS、以及覆盖芯片堆叠CS的模塑层500。
[0027]基板100可以是在其顶面上设置有信号图案的印刷电路板(PCB)。基板100可以具
有交替堆叠一层或多层介电层和一层或多层布线层的结构。信号图案可以包括第一基板焊盘110和第二基板焊盘120。第一基板焊盘110可以是与将要讨论的第一半导体芯片200的多条信号线耦接的焊盘，并且第二基板焊盘120可以是与将要讨论的芯片堆叠CS的多条信号线耦接的焊盘。基板100可以具有设置在其底面上的外部端子105。外部端子105可以包括焊球或焊盘，并且基于外部端子105的类型，半导体封装可以包括球栅阵列(BGA)类型、精细球栅阵列(FBGA)类型和接点栅格阵列(LGA)类型中的一种。
[0028]芯片堆叠CS可以设置在基板100上。芯片堆叠CS可以包括堆叠在基板100上的第二半导体芯片400。第二半导体芯片400可以是存储器芯片。第二半导体芯片400可以布置为偏移堆叠结构。例如，第二半导体芯片400可以在第一方向D1上倾斜地堆叠，从而可以导致上升的台阶形状。第二半导体本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体封装，包括：位于基板上的第一半导体芯片；位于所述基板和第一半导体芯片之间的第二半导体芯片；以及位于所述基板和第一半导体芯片之间并与第二半导体芯片间隔开的间隔物，其中，所述基板包括位于第二半导体芯片和所述间隔物之间的第一基板焊盘，其中，第二半导体芯片包括在所述第二半导体芯片的顶面上的芯片焊盘和从所述芯片焊盘向第一基板焊盘延伸的信号线，其中，所述间隔物包括在所述间隔物的顶面上的第一虚拟焊盘和耦接到第一虚拟焊盘的第一虚拟线，所述第一虚拟焊盘在第二半导体芯片附近，其中，第一半导体芯片通过所述第一半导体芯片的底面上的粘合层附着到第二半导体芯片的顶面和所述间隔物的顶面，以及其中，所述信号线的一部分与第一虚拟线的一部分位于所述粘合层中。2.根据权利要求1所述的半导体封装，其中，在第二半导体芯片与所述间隔物之间，所述粘合层与第二半导体芯片的第一侧表面和所述间隔物的第二侧表面间隔开，所述第一侧表面面对所述间隔物，而所述第二侧表面面对第二半导体芯片。3.根据权利要求2所述的半导体封装，其中，在第二半导体芯片与所述间隔物之间，所述粘合层的最下端的高度高于所述基板的顶面与第二半导体芯片的顶面之间的中间点的高度。4.根据权利要求1所述的半导体封装，其中，第一虚拟线缝合到第一虚拟焊盘，以及其中，第一虚拟线包括：第一接合部，附着到第一虚拟焊盘；以及第一环线，从第一接合部延伸。5.根据权利要求4所述的半导体封装，其中，第一环线的第一端连接至第一接合部，以及其中，第一环线的第二端耦接至第一基板焊盘，所述第二端与所述第一端相对。6.根据权利要求4所述的半导体封装，其中，第一环线的第一端连接至第一接合部，以及其中，第一环线的第二端位于所述粘合层中，所述第二端与所述第一端相对。7.根据权利要求4所述的半导体封装，其中，第一虚拟焊盘是在所述间隔物的顶面上彼此相邻的一对第一虚拟焊盘中的一个虚拟焊盘，其中，第一接合部包括第一虚拟线中分别附着到所述一对第一虚拟焊盘的一对第一接合部中的一个接合部，以及其中，第一环线将所述一对第一接合部彼此连接。8.根据权利要求4所述的半导体封装，其中，第一接合部具有球形。9.根据权利要求4所述的半导体封装，其中，第一接合部位于所述粘合层中。10.根据权利要求1所述的半导体封装，还包括位于第一半导体芯片、第二半导体芯片和所述间隔物上的模塑层，
其中，在第一半导体芯片下方，所述模塑层位于第二半导体芯片与所述间隙物之间的空间中。11.根据权利要求10所述的半导体封装，其中，在第二半导体芯片与所述间隔物之间的所述空间中，所述模塑层与所述粘合层的底面接触，其中，所述模塑层与第二半导体芯片的第一侧表面和所述间隔物的第二侧表面接触，以及其中，所述第一侧表面和所述第二侧表面彼此相对。12.根据权利要求1所述的半导体封装，其中，所述基板还包括位于第一基板焊盘和所述间隔物之间的第二基板焊盘，以...

【专利技术属性】
技术研发人员：庆瑞恩，刘仁姬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：