半导体器件及其制备方法技术

本申请提供一种半导体器件及其制备方法。该半导体器件包括衬底；半导体层，位于衬底上；源极、漏极和栅极，位于半导体层远离衬底的一侧，栅极位于源极和漏极之间，且与源极和漏极均具有间距；其中，栅极包括栅脚和与栅脚连接的栅板，栅板包括位于源极和栅脚之间的第一部分，以及位于栅脚和漏极之间的第二部分，第二部分的长度小于第一部分的长度。上述半导体器件能够兼顾满足高频率应用要求并降低栅极结构带来的寄生电容。构带来的寄生电容。构带来的寄生电容。

【技术实现步骤摘要】
半导体器件及其制备方法


[0001]本专利技术涉及半导体
，特别是涉及一种半导体器件及其制备方法。

技术介绍

[0002]半导体材料氮化镓(GaN)由于具有禁带宽度大、电子迁移率高、击穿场强高、导热性能好等特点，且具有很强的自发和压电极化效应，相较于第一代半导体材料和第二代半导体材料更适合于制造高频、高压和耐高温的大功率电子器件，尤其是在射频和电源领域优势明显。
[0003]GaN半导体器件具有高输出功率，高工作频率的优点，非常适合高频以及大功率的应用场景，因此GaN高频器件研究也越来越被业界认可，逐渐成为了半导体高频器件研究的热点之一。
[0004]近年来GaN微波器件的应用，特别是5G技术的快速发展，迫切需要加强高频高功率的器件的研究，因此GaN高频器件技术实现具有十分重要的意义。目前5G通信对于半导体器件的带宽和高频要求很高，而栅极结构设计和工艺流程与半导体器件的频率特性有密切的关系，栅极的尺寸直接影响半导体器件的工作频率。因此，在半导体器件的设计和制备过程中，栅极的设计尤为重要，对半导体器件的可靠性和工作性能的稳定性，起到关键作用。
[0005]然而，传统的栅极结构通常选择在靠近漏极一侧进行加长或加宽，以降低峰值电场，提高器件的抗击穿能力。但是这种栅极结构往往会带来较大的寄生电容，从而极大地限制器件的高频应用范围。因此，如何对栅极结构进行优化，设计出性能稳定，可兼顾高频和低寄生电容并能用于大规模商业生产制备的栅极结构，成为目前急需解决的问题。

技术实现思路

[0006]基于此，有必要针对传统的栅极结构较难兼顾高频应用和低寄生电容的问题，提供一种改进的半导体器件。
[0007]一种半导体器件，包括：
[0008]衬底；
[0009]半导体层，位于所述衬底上；
[0010]源极、漏极和栅极，位于所述半导体层远离所述衬底的一侧，所述栅极位于所述源极和所述漏极之间，且与所述源极和所述漏极均具有间距；
[0011]其中，所述栅极包括栅脚和与所述栅脚连接的栅板，所述栅板包括位于所述源极和所述栅脚之间的第一部分，以及位于所述栅脚和所述漏极之间的第二部分，所述第二部分的长度小于等于所述第一部分的长度。
[0012]上述半导体器件，栅板的第一部分的长度大于第二部分的长度，有利于使半导体器件实现高频应用的同时降低寄生电容，提升器件的抗击穿能力和功率增益。进一步的，栅板可以使栅极附近的电场均匀分布，降低峰值电场，抑制电流崩塌，上述半导体器件应用于高频时，所需的工作电压较低，电流崩塌在低工作电压环境下不显著，从而即使栅板的第二
部分较小也已经可以抑制栅漏之间的电流崩塌，同时也降低了该第二部分引入的寄生电容。并且，使栅板的第一部分的长度大于第二部分的长度，有助于适当增加栅板长度，降低栅极电阻，从而提高器件的功率增益截止频率，提升器件在高频下的功率附加效率。
[0013]在其中一个实施例中，所述第二部分的长度大于30nm且小于200nm。
[0014]在其中一个实施例中，所述第一部分的长度和所述第二部分的长度的差为X，其中，0≤X≤200nm。
[0015]在其中一个实施例中，所述第二部分的长度小于等于所述栅脚的长度。
[0016]在其中一个实施例中，所述栅脚的长度和所述第二部分的长度的差为Y，其中，0≤Y≤500nm。
[0017]在其中一个实施例中，所述半导体器件还包括介质层和场板，所述介质层位于所述半导体层远离所述衬底的一侧，所述场板和所述栅极均位于所述介质层远离所述半导体层的一侧；所述场板至少部分与所述栅极重叠，且所述场板在所述半导体层所在平面的投影与所述栅极在所述半导体层所在平面的投影的重叠部分的长度至少大于所述第二部分在所述半导体层所在平面的投影长度的二分之一。
[0018]在其中一个实施例中，所述第二部分靠近所述漏极的边缘距所述源极的长度小于所述第二部分靠近所述漏极的边缘距所述漏极的长度。
[0019]在其中一个实施例中，所述第二部分靠近所述漏极的边缘距所述漏极的长度和所述第二部分靠近所述漏极的边缘距所述源极的长度的差为Z，其中，200nm≤Z≤3500nm。
[0020]本申请还提供一种半导体器件的制备方法。
[0021]一种半导体器件的制备方法，包括：
[0022]在衬底材料上制作半导体层；
[0023]在所述半导体层远离所述衬底的一侧制作源极和漏极；
[0024]在所述半导体层远离所述衬底的一侧制作栅极；其中，所述栅极位于所述源极和所述漏极之间，且与所述源极和所述漏极均具有间距，所述栅极包括栅脚和与所述栅脚连接的栅板，所述栅板包括位于所述源极和所述栅脚之间的第一部分，以及位于所述栅脚和所述漏极之间的第二部分，所述第二部分的长度小于等于所述第一部分的长度。
[0025]上述半导体器件的制备方法，通过控制栅板的第一部分的长度大于第二部分的长度，可以使半导体器件实现高频应用的同时降低寄生电容，提升器件的抗击穿能力和功率增益。进一步的，上述半导体器件应用于高频时，所需的工作电压较低，电流崩塌在低工作电压环境下不显著，从而即使栅板的第二部分较小也已经可以抑制栅漏之间的电流崩塌，同时也降低了该第二部分引入的寄生电容。并且，通过使栅板的第一部分的长度大于第二部分的长度，有助于适当增加栅板长度，降低栅极电阻，从而提高器件的功率增益截止频率，提升器件在高频下的功率附加效率。
[0026]在其中一个实施例中，所述制备方法还包括：在所述半导体层远离所述衬底的一侧制作位于所述源极和所述漏极之间的介质层；在所述介质层远离所述半导体层的一侧制作所述栅极和场板，所述场板至少部分与所述栅极重叠，且所述场板在所述半导体层所在平面的投影与所述栅极在所述半导体层所在平面的投影的重叠部分的长度至少大于所述第二部分在所述半导体层所在平面的投影长度的二分之一。
附图说明
[0027]图1为本申请一实施例的半导体器件的结构示意图；
[0028]图2为本申请另一实施例的半导体器件的结构示意图；
[0029]图3为本申请又一实施例的半导体器件的结构示意图；
[0030]图4为本申请又一实施例的半导体器件的结构示意图；
[0031]图5为本申请又一实施例的半导体器件的结构示意图；
[0032]图6为本申请又一实施例的半导体器件的结构示意图；
[0033]图7为本申请又一实施例的半导体器件的结构示意图；
[0034]图8为本申请又一实施例的半导体器件的结构示意图；
[0035]图9为本申请又一实施例的半导体器件的结构示意图。
[0036]图中各元件的标号表示如下：
[0037]100、半导体器件；
[0038]110、衬底，120、半导体层，121、第一半导体层，1211、成核层，1212、缓冲层，1213、沟道层，122、第二半导体层，123、二维电子气沟道；
[0039]130、源本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：衬底；半导体层，位于所述衬底上；源极、漏极和栅极，位于所述半导体层远离所述衬底的一侧，所述栅极位于所述源极和所述漏极之间，且与所述源极和所述漏极均具有间距；其中，所述栅极包括栅脚和与所述栅脚连接的栅板，所述栅板包括位于所述源极和所述栅脚之间的第一部分，以及位于所述栅脚和所述漏极之间的第二部分，所述第二部分的长度小于等于所述第一部分的长度。2.根据权利要求1所述的半导体器件，其特征在于，所述第二部分的长度大于30nm且小于200nm。3.根据权利要求1或2所述的半导体器件，其特征在于，所述第一部分的长度和所述第二部分的长度的差为X，其中，0≤X≤200nm。4.根据权利要求1或2所述的半导体器件，其特征在于，所述第二部分的长度小于等于所述栅脚的长度。5.根据权利要求4所述的半导体器件，其特征在于，所述栅脚的长度和所述第二部分的长度的差为Y，其中，0≤Y≤500nm。6.根据权利要求1或2所述的半导体器件，其特征在于，所述半导体器件还包括介质层和场板，所述介质层位于所述半导体层远离所述衬底的一侧，所述场板和所述栅极均位于所述介质层远离所述半导体层的一侧；所述场板至少部分与所述栅极重叠，且所述场板在所述半导体层所在平面的投影与所述栅极在所述半导体层所在平面的投影的重叠部分的长度至少大于所述第二部分在所述半导体层所在平面的投影长...

【专利技术属性】
技术研发人员：尹成功，吴星星，
申请(专利权)人：苏州能讯高能半导体有限公司，
类型：发明
国别省市：