一种改善金属栅高压器件可靠性的工艺方法技术

本发明专利技术提供一种改善金属栅高压器件可靠性的工艺方法，在衬底上形成包含栅氧层及多晶硅层的叠层；刻蚀叠层形成叠层结构；沉积覆盖叠层结构及被暴露出的衬底上的第一侧墙层；刻蚀侧墙层，将叠层结构顶部及衬底上表面暴露，在叠层结构的侧壁形成第一侧墙；在叠层结构的侧壁形成第二侧墙；刻蚀叠层结构，在叠层结构上形成多个狭槽；狭槽底部为多晶硅层；光刻胶回刻，形成覆盖衬底以及填充于狭槽的介质层；平坦化介质层；去除多晶硅层形成凹槽，并露出衬底上表面的栅氧层；在凹槽内填充金属，平坦化金属。本发明专利技术通过将多晶硅刻蚀与形成狭槽的工艺进行分离，最大程度减少狭槽形成对栅氧层的影响，极大地减轻了高压器件可靠性降低的风险。险。险。

【技术实现步骤摘要】
一种改善金属栅高压器件可靠性的工艺方法


[0001]本专利技术涉及半导体
，特别是涉及一种改善金属栅高压器件可靠性的工艺方法。

技术介绍

[0002]当技术节点进入28nm以下，逻辑器件变得非常小，量子效应等愈发凸现，原有传统多晶硅栅和氧化硅介质层已经无法满足器件高性能的需求，因此引入了high
‑
K材料和金属栅。传统的多晶硅栅极(poly gate)工艺中，多晶硅直接作为栅极由接触孔连出，而金属栅极工艺中，在填充完金属栅之后，会有一道化学机械研磨(CMP)，除掉多余金属。在CMP工艺中，大块金属栅极中间部分会磨得快，边缘部分磨得慢，极易形成凹陷，这样对于金属栅的质量造成严重影响。尤其在HV器件中，沟道面积大，金属栅的面积也相应很大，金属栅极碟状的问题的解决至关重要。
[0003]目前解决金属栅极碟状的方法是在多晶硅上加入狭槽(slot)，将大块金属栅分割成许多小块，slot处的栅氧有暴露在外的风险，后续工艺中各种等离子体金属离子等会影响栅氧，这对器件可靠性提出严重挑战，因此，需要开发一种新的多晶硅狭槽形成方法，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种改善金属栅高压器件可靠性的工艺方法，其特征在于，至少包括：步骤一、提供衬底，在所述衬底上自下而上依次形成包含栅氧层以及多晶硅层的叠层；其中所述栅氧层位于所述衬底上表面，所述多晶硅层位于所述栅氧层的上表面；步骤二、刻蚀所述叠层，形成叠层结构；步骤三、沉积覆盖所述叠层结构及被暴露出的所述衬底上表面的第一侧墙层；步骤四、刻蚀所述侧墙层，将所述叠层结构的顶部以及所述衬底上表面暴露，在所述叠层结构的侧壁形成第一侧墙；步骤五、在所述叠层结构的侧壁形成依附于所述第一侧墙的第二侧墙；步骤六、刻蚀所述叠层结构，在所述叠层结构上形成多个狭槽；所述狭槽的底部为所述多晶硅层；步骤七、光刻胶回刻，并在所述衬底上形成覆盖所述衬底以及填充于所述狭槽的介质层；之后平坦化所述介质层；步骤八、去除所述多晶硅层形成凹槽，并露出衬底上表面的所述栅氧层；步骤九、在所述凹槽内填充金属；步骤十、平坦化所述金属。2.根据权利要求1所述的改善金属栅高压器件可靠性的工艺方法，其特征在于：步骤一所述叠层还包括：位于所述多晶硅层上表面的氮化硅层以及位于所述氮化硅层上的TEOS层。3.根据权利要求2所述的改善金属栅高压器件可靠性的工艺方法，其特征在于：步骤二中刻蚀所述叠层的方法包括：自上而下刻蚀所述叠层中的所述TEOS层、氮化硅层、多晶硅层以及栅氧层，将所述衬...

【专利技术属性】
技术研发人员：詹曜宇，张志刚，王奇伟，
申请(专利权)人：上海华力集成电路制造有限公司，
类型：发明
国别省市：