集成电路结构及其形成方法技术

形成集成电路结构的方法包括形成晶体管的源极/漏极区，在源极/漏极区上方形成第一层间电介质，以及在源极/漏极区上方形成下部源极/漏极接触插塞，并且下部源极/漏极接触插塞电耦合至源极/漏极区。下部源极/漏极接触插塞延伸至第一层间电介质中。方法还包括在第一层间电介质和下部源极/漏极接触插塞上方沉积蚀刻停止层，在蚀刻停止层上方沉积第二层间电介质；以及执行刻蚀工艺以蚀刻第二层间电介质、蚀刻停止层和第一层间电介质的上部来形成开口，并且下部源极/漏极接触插塞的顶表面和侧壁暴露至开口；以及在开口中形成上部接触插塞。本发明专利技术的实施例还涉及集成电路结构以及另一种一种集成电路结构。一种一种集成电路结构。一种一种集成电路结构。

【技术实现步骤摘要】
集成电路结构及其形成方法


[0001]本专利技术的实施例涉及集成电路结构及其制造方法。

技术介绍

[0002]在集成电路的制造中，将接触插塞用于电耦合至晶体管的源极和漏极区以及栅极。通常将源极/漏极接触插塞连接至源极/漏极硅化物区，其形成工艺包括形成接触开口以暴露源极/漏极区、沉积金属层、在金属层上方沉积阻挡层、执行退火工艺以使金属层与源极/漏极区反应，将金属填充至剩余的接触开口中，以及执行化学机械抛光(CMP)工艺以去除多余的金属。

技术实现思路

[0003]本专利技术的一些实施例提供了一种形成集成电路结构的方法，包括：形成晶体管的源极/漏极区；在源极/漏极区上方形成第一层间电介质；在源极/漏极区上方形成下部源极/漏极接触插塞，并且下部源极/漏极接触插塞电耦合至源极/漏极区，其中，下部源极/漏极接触插塞延伸至第一层间电介质中；在第一层间电介质和下部源极/漏极接触插塞上方沉积蚀刻停止层；在蚀刻停止层上方沉积第二层间电介质；执行刻蚀工艺以蚀刻第二层间电介质、蚀刻停止层和第一层间电介质的上部来形成开口，并且下部源极/漏极接触插塞的顶本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种形成集成电路结构的方法，包括：形成晶体管的源极/漏极区；在所述源极/漏极区上方形成第一层间电介质；在所述源极/漏极区上方形成下部源极/漏极接触插塞，并且所述下部源极/漏极接触插塞电耦合至所述源极/漏极区，其中，所述下部源极/漏极接触插塞延伸至所述第一层间电介质中；在所述第一层间电介质和所述下部源极/漏极接触插塞上方沉积蚀刻停止层；在所述蚀刻停止层上方沉积第二层间电介质；执行刻蚀工艺以蚀刻所述第二层间电介质、所述蚀刻停止层和所述第一层间电介质的上部来形成开口，并且所述下部源极/漏极接触插塞的顶表面和侧壁暴露至所述开口；以及在所述开口中形成上部接触插塞。2.根据权利要求1所述的方法，其中，所述下部源极/漏极接触插塞包括：扩散阻挡件；以及金属材料，在所述扩散阻挡件上，其中，在所述蚀刻工艺期间，蚀刻所述扩散阻挡件的部分以暴露所述金属材料的垂直侧壁。3.根据权利要求2所述的方法，其中，使用包括含氟和碳的气体的工艺气体来蚀刻所述蚀刻停止层和所述第一层间电介质的所述上部。4.根据权利要求3所述的方法，其中，使用包括所述含氟和碳的气体和H2O的所述工艺气体还蚀刻所述扩散阻挡件。5.根据权利要求1所述的方法，还包括：在形成所述上部接触插塞之后，执行注入工艺以注入所述第二层间电介质。6.根据权利要求5所述的方法，其中，使用包括Ge、Xe、Ar、Si或其组合的掺杂剂来执行所述注入工艺。7.根据权利要求1所述的方法，其中，所述第一层间电介质具有厚度，并且所述开口延伸到所述第一层间...

【专利技术属性】
技术研发人员：赖盈妤，林志轩，陈玺中，廖志腾，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：