存储器装置、存储装置以及操作存储器控制器的方法制造方法及图纸

本技术涉及一种电子装置。更特别地，本技术涉及存储器装置、存储装置以及操作存储器控制器的方法。根据实施例，一种存储器装置，响应于从存储器控制器提供的读取使能信号而输出读取数据，该存储器装置包括：多个存储器单元，被配置成存储数据；多个页面缓冲器，被配置成通过多个位线感测多个存储器单元中存储的数据；以及数据输出控制器，被配置成在输入读取使能信号时，根据从存储器控制器提供的页面缓冲器地址控制信号从多个页面缓冲器之中选择输出数据的目标页面缓冲器，并且根据读取使能信号控制所选择的目标页面缓冲器以输出所选择的目标页面缓冲器中存储的数据。择的目标页面缓冲器中存储的数据。择的目标页面缓冲器中存储的数据。

【技术实现步骤摘要】
存储器装置、存储装置以及操作存储器控制器的方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月10日提交的申请号为10
‑
2020
‑
0149734的韩国专利申请的优先权，该韩国专利申请通过引用整体并入本文。


[0003]本公开涉及一种电子装置，并且更特别地，涉及一种存储器装置、存储装置以及操作存储器控制器的方法。

技术介绍

[0004]存储装置是在主机装置的控制下存储数据的装置。存储装置可以包括存储数据的存储器装置和控制该存储器装置的存储器控制器。存储器装置可以被分类为易失性存储器装置和非易失性存储器装置。
[0005]易失性存储器装置可以仅在从电源接收电力时存储数据。当电力供应中断时，易失性存储器装置中存储的数据可能丢失。易失性存储器装置可以包括静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等。
[0006]非易失性存储器装置可以是即使电源的电力中断也不丢失数据的装置。非易失性存储器装置可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、闪速存储器等。

技术实现思路

[0007]本公开的实施例提供了一种提高读取操作的性能的存储器装置、存储装置以及操作存储器控制器的方法。
[0008]根据本公开的实施例，一种存储器装置，响应于从存储器控制器提供的读取使能信号而输出读取数据，该存储器装置可以包括：多个存储器单元，被配置成存储数据；多个页面缓冲器，被配置成通过多个位线感测多个存储器单元中存储的数据；以及数据输出控制器，被配置成在输入读取使能信号时，根据从存储器控制器提供的页面缓冲器地址控制信号从多个页面缓冲器之中选择输出数据的目标页面缓冲器，并且根据读取使能信号控制选择的目标页面缓冲器以输出选择的目标页面缓冲器中存储的数据。
[0009]根据本公开的另一实施例，一种存储装置可以包括：存储器装置，包括输入/输出端口、读取使能端口和页面缓冲器地址端口；以及存储器控制器，被配置成响应于从主机提供的读取请求而将读取使能信号提供到读取使能端口，根据读取使能信号从输入/输出端口接收读取数据，将从输入/输出端口接收的读取数据临时存储在预先分配的存储空间中，根据存储空间中是否存在可用存储容量来将页面缓冲器地址控制信号提供到页面缓冲器地址端口，页面缓冲器地址控制信号用于控制紧接着从输入/输出端口接收的读取数据待被输出的后续读取数据的输出，并且响应于存储器装置的读取操作的完成而向主机提供存储空间中临时存储的读取数据。
[0010]根据本公开的又一实施例，一种操作存储器控制器的方法，存储器控制器控制存储器装置以执行读取操作，该方法可以包括：将读取使能信号提供到存储器装置，读取使能信号指示存储器装置输出读取数据的定时；根据读取使能信号接收从存储器装置顺序地输出的读取数据；根据监控数据缓冲器中是否存在可用存储容量的结果，输出页面缓冲器地址控制信号；以及在页面缓冲器地址控制信号的电压电平为第一电压电平的时段期间，将从存储器装置顺序地接收的读取数据临时存储在数据缓冲器中。
[0011]根据本技术，提供了一种提高读取操作的性能的存储器装置、存储装置以及操作存储器控制器的方法。
附图说明
[0012]图1是示出根据本公开的实施例的存储系统的示图。
[0013]图2是示出根据本公开的实施例的在存储器控制器与存储器装置之间传输的信号的示图。
[0014]图3和图4是示出根据本公开的实施例的数据缓冲器和操作控制器的示图。
[0015]图5是示出根据本公开的实施例的存储器装置的示图。
[0016]图6是示出根据比较性示例的芯片使能信号、读取使能信号和数据的波形图。
[0017]图7是示出根据本公开的实施例的芯片使能信号、读取使能信号和数据的波形图。
[0018]图8是示出根据本公开的实施例的操作存储器控制器的方法的流程图。
[0019]图9是示出根据本公开的实施例的存储器控制器的示图。
[0020]图10是示出应用了根据本公开的实施例的存储装置的存储卡系统的框图。
[0021]图11是示出应用了根据本公开的实施例的存储装置的固态驱动器(SSD)系统的框图。
[0022]图12是示出应用了根据本公开的实施例的存储装置的用户系统的框图。
具体实施方式
[0023]仅示出根据本说明书或本申请中公开的构思的实施例的特定结构或功能描述以描述根据本公开的构思的实施例。根据本公开的构思的实施例可以以各种形式实施，并且不限于本说明书或本申请中的实施例。
[0024]图1是示出根据本公开的实施例的存储系统的示图。
[0025]参照图1，存储系统可以被实施为个人计算机(PC)、数据中心、企业数据存储系统、包括直连式存储(DAS)的数据处理系统、包括存储区域网络(SAN)的数据处理系统和包括网络连接存储(NAS)的数据处理系统等。
[0026]存储系统可以包括存储装置1000和主机500。
[0027]存储装置1000可以是根据诸如以下的主机500的请求来存储数据的装置：移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、TV、平板PC或车载式信息娱乐系统。
[0028]根据作为与主机500的通信方法的主机接口，存储装置1000可以被制造为各种类型的存储装置中的一种。例如，存储装置1000可以被配置为诸如以下的各种类型的存储装置中的任意一种：SSD，MMC、eMMC、RS
‑
MMC和微型MMC形式的多媒体卡，SD、迷你SD和微型SD形
式的安全数字卡，通用串行总线(USB)存储装置，通用闪存(UFS)装置，个人计算机存储卡国际协会(PCMCIA)卡型存储装置，外围组件互连(PCI)卡型存储装置，高速PCI(PCI
‑
E)卡型存储装置，紧凑型闪存(CF)卡，智能媒体卡和记忆棒。
[0029]存储装置1000可以被制造为各种类型的封装中的任意一种。例如，存储装置1000可以被制造为诸如以下的各种封装类型中的任意一种：堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)。
[0030]存储装置1000可以包括存储器装置100和存储器控制器200。
[0031]存储器装置100可以响应于存储器控制器200的控制而操作。具体地，存储器装置100可以从存储器控制器200接收命令和地址，并且访问存储器单元(未示出)之中的由该地址选择的存储器单元。存储器装置100可以对由该地址选择的存储器单元执行由该命令指示的操作。
[0032]例如，命令可以是编程命令、读取命令或擦除命令，并且例如，由命令指示的操作可以是编程操作(或写入操作)、读取操作或擦除操作。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器装置，响应于从存储器控制器提供的读取使能信号而输出读取数据，所述存储器装置包括：多个存储器单元，存储数据；多个页面缓冲器，通过多个位线感测所述多个存储器单元中存储的所述数据；以及数据输出控制器：在输入所述读取使能信号时，根据从所述存储器控制器提供的页面缓冲器地址控制信号从所述多个页面缓冲器之中选择输出数据的目标页面缓冲器，并且根据所述读取使能信号控制选择的目标页面缓冲器以输出所述选择的目标页面缓冲器中存储的数据。2.根据权利要求1所述的存储器装置，其中所述数据输出控制器在所述页面缓冲器地址控制信号的电压电平为第一电压电平的时段期间，根据页面缓冲器的地址从所述多个页面缓冲器之中顺序地选择所述目标页面缓冲器，并且所述数据输出控制器在所述页面缓冲器地址控制信号的电压电平是第二电压电平的时段期间维持所述目标页面缓冲器，所述第二电压电平与所述第一电压电平不同。3.根据权利要求2所述的存储器装置，其中所述数据输出控制器将所述多个页面缓冲器之中的、在所述页面缓冲器地址控制信号的电压电平从所述第一电压电平改变为所述第二电压电平之前输出数据的页面缓冲器作为所述目标页面缓冲器来维持。4.根据权利要求3所述的存储器装置，其中根据分配给所述存储器控制器的存储空间中是否存在可用存储容量，所述页面缓冲器地址控制信号是具有所述第一电压电平的信号或是具有所述第二电压电平的信号。5.根据权利要求4所述的存储器装置，其中所述页面缓冲器地址控制信号在存在所述可用存储容量时具有所述第一电压电平，并且在所述存储空间的存储容量已满时具有所述第二电压电平。6.根据权利要求1所述的存储器装置，其中所述读取使能信号是在提供所述页面缓冲器地址控制信号时被切换的时钟信号。7.一种存储装置，包括：存储器装置，包括输入/输出端口、读取使能端口和页面缓冲器地址端口；以及存储器控制器：响应于从主机提供的读取请求而将读取使能信号提供到所述读取使能端口，根据所述读取使能信号从所述输入/输出端口接收读取数据，将从所述输入/输出端口接收的所述读取数据临时存储在预先分配的存储空间中，根据所述存储空间中是否存在可用存储容量来将页面缓冲器地址控制信号提供到所述页面缓冲器地址端口，所述页面缓冲器地址控制信号用于控制后续读取数据的输出，所述后续读取数据紧接着从所述输入/输出端口接收的所述读取数据而待被输出，并且响应于所述存储器装置的读取操作的完成，向所述主机提供所述存储空间中临时存储的所述读取数据。8.根据权利要求7所述的存储装置，其中当存在所述可用存储容量时，所述存储器控制器提供具有第一电压电平的页面缓冲器地址控制信号，并且
其中在所述具有第一电压电平的页面缓冲器地址控制信号被提供到所述页面缓冲器地址端口时，所述存储器控制器进一步从所述输入/输出端口接收所述后续读取数据。9.根据权利要求8所述的存储装置，其中当所述存储空间的存储容量已满时，所述存储器控制器提供具有第二电压电平的页面缓冲器地址控制信号，所述第二电压电平与所述第一电压电平不同，并且其中在所述具有第二电压电平的页面缓冲器地址...

【专利技术属性】
技术研发人员：朴珥领，金贤燮，李东燮，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：