半导体集成电路装置及半导体集成电路装置的制造方法制造方法及图纸

技术编号:33366351 阅读:13 留言:0更新日期:2022-05-11 22:26
标准单元(C1)包括栅极布线(52)、虚设栅极布线(56)、焊盘(46)、纳米片(24)以及虚设纳米片(34),虚设栅极布线(56)形成为在栅极布线(52)的、位于X方向的附图右侧与栅极布线(52)相邻,焊盘(46)设在栅极布线(52)与虚设栅极布线(56)之间,纳米片(24)形成为与栅极布线(52)在俯视时重合且与焊盘(46)相连,虚设纳米片(34)形成为与虚设栅极布线(56)在俯视时重合且与焊盘(46)相连。且与焊盘(46)相连。且与焊盘(46)相连。

【技术实现步骤摘要】
【国外来华专利技术】半导体集成电路装置及半导体集成电路装置的制造方法


[0001]本公开涉及一种包括采用了纳米片FET(场效应晶体管:Field Effect Transistor)的标准单元(以下看情况也简称为单元)的半导体集成电路装置的版图构造及其制造方法。

技术介绍

[0002]标准单元方式是在半导体衬底上形成半导体集成电路的一种已知方法。标准单元方式指的是以下方式,即事先将具有特定逻辑功能的基本单元(例如反相器、锁存器、触发器、全加器等)作为标准单元准备好,然后将多个标准单元布置在半导体衬底上,再用布线将这些标准单元连接起来,这样来设计LSI芯片。
[0003]LSI的基本构成要素即晶体管通过缩小栅极长度(按比例缩小:scaling)而实现了集成度的提高、工作电压的降低以及工作速度的提高。但是,近年来,出现的问题是过度地按比例缩小会引起截止电流,截止电流又会引起功耗显著增大。为解决该问题,人们已开始积极对立体构造晶体管进行研究,即将晶体管构造从现有的平面型变为立体型。纳米片FET(纳米线FET)作为其中之一备受瞩目。
[0004]专利文献1公开了一种半导体集成电路装置的版图构造,其在采用了纳米片FET的标准单元中,布置有对电路的逻辑功能不做贡献的虚设焊盘。
[0005]专利文献1:国际公开第2018/025580号公报

技术实现思路

[0006]‑
专利技术要解决的技术问题

[0007]专利文献1中公开了一种形成纳米片FET的沟道部的纳米片以及与纳米片的两端相连且形成源极部或漏极部的焊盘。然而,在专利文献1中,并未对用于抑制形成在标准单元中的晶体管的性能偏差的版图构造及其制造方法进行详细研究。
[0008]本公开的目的在于:提供一种半导体集成电路装置的版图构造及其制造方法,其用于在采用了纳米片FET的标准单元的版图构造中,抑制形成在标准单元中的晶体管的性能偏差。
[0009]‑
用以解决技术问题的技术方案

[0010]第一方面的公开是一种半导体集成电路装置,包括第一标准单元和第二标准单元,所述第一标准单元和所述第二标准单元沿第一方向排列布置。所述第一标准单元包括第一栅极布线、第一虚设栅极布线、第一焊盘、第一纳米片以及第一虚设纳米片,所述第一虚设栅极布线形成为在所述第一栅极布线的、位于所述第一方向的所述第二标准单元侧与所述第一栅极布线相邻,所述第一焊盘设在所述第一栅极布线与所述第一虚设栅极布线之间,所述第一纳米片形成为与所述第一栅极布线在俯视时重合且与所述第一焊盘相连,所述第一虚设纳米片形成为与所述第一虚设栅极布线在俯视时重合且与所述第一焊盘相连。所述第二标准单元包括第二栅极布线、第二虚设栅极布线以及第二焊盘,所述第二虚设栅
极布线形成为在所述第二栅极布线的、位于所述第一方向的所述第一标准单元侧与所述第二栅极布线相邻且形成为与所述第一虚设栅极布线相邻,所述第二焊盘设在所述第二栅极布线与所述第二虚设栅极布线之间。
[0011]根据本公开,第一焊盘设在第一栅极布线与第一虚设栅极布线之间,该第一虚设栅极布线形成为在第一栅极布线的、位于第一方向的第二标准单元侧与第一栅极布线相邻。第一焊盘与第一纳米片和第一虚设纳米片相连,该第一纳米片形成为与第一栅极布线在俯视时重合,该第一虚设纳米片形成为与第一虚设栅极布线在俯视时重合。
[0012]即,第一焊盘形成在作为沟道部发挥作用的第一纳米片与不作为沟道部发挥作用的第一虚设纳米片之间。因此,第一焊盘通过使形成第一纳米片和第一虚设纳米片的层叠半导体部外延生长而形成。这样一来,第一焊盘与下述焊盘以相同方式形成,该焊盘形成在作为沟道部发挥作用的纳米片彼此之间。因此,因为能够抑制晶体管的制造精度的偏差和晶体管的性能偏差,所以能够提高半导体集成电路装置的可靠性和成品率。
[0013]第二方面的公开是一种半导体集成电路装置,包括第一标准单元和第二标准单元,所述第一标准单元和所述第二标准单元沿第一方向相邻布置。在所述第一标准单元与所述第二标准单元的单元交界,形成有第一虚设栅极布线。所述第一标准单元包括第一栅极布线、第一焊盘、第一纳米片以及第一虚设纳米片,所述第一栅极布线形成为沿所述第一方向与所述第一虚设栅极布线相邻,所述第一焊盘设在所述第一虚设栅极布线与所述第一栅极布线之间,所述第一纳米片形成为与所述第一栅极布线在俯视时重合且与所述第一焊盘相连,所述第一虚设纳米片形成为与所述第一虚设栅极布线在俯视时重合且与所述第一焊盘相连。所述第二标准单元包括第二栅极布线、第二焊盘、第二纳米片以及第二虚设纳米片,所述第二栅极布线形成为沿所述第一方向与所述第一虚设栅极布线相邻,所述第二焊盘设在所述第一虚设栅极布线与所述第二栅极布线之间,所述第二纳米片形成为与所述第二栅极布线在俯视时重合且与所述第二焊盘相连,所述第二虚设纳米片形成为与所述第一虚设栅极布线在俯视时重合且与所述第二焊盘相连且形成为与所述第一虚设纳米片分开。
[0014]根据本公开,在沿第一方向相邻布置的第一标准单元与第二标准单元的单元交界,形成有第一虚设栅极布线。第一焊盘设在第一虚设栅极布线与第一栅极布线之间,该第一栅极布线形成为沿第一方向与第一虚设栅极布线相邻。第一焊盘与第一纳米片和第一虚设纳米片相连,该第一纳米片形成为与第一栅极布线在俯视时重合,该第一虚设纳米片形成为与第一虚设栅极布线在俯视时重合。第二焊盘设在第一虚设栅极布线与第二栅极布线之间,该第二栅极布线形成为沿第一方向与第一虚设栅极布线相邻。第二焊盘与第二纳米片和第二虚设纳米片相连,该第二纳米片形成为与第二栅极布线在俯视时重合,该第二虚设纳米片形成为与第一虚设栅极布线在俯视时重合且形成为与第一虚设纳米片分开。
[0015]即,第一焊盘形成在作为沟道部发挥作用的第一纳米片与不作为沟道部发挥作用的第一虚设纳米片之间。第二焊盘形成在作为沟道部发挥作用的第二纳米片与和第一虚设纳米片分开且不作为沟道部发挥作用的第二虚设纳米片之间。因此,第一焊盘通过使形成第一纳米片和第一虚设纳米片的层叠半导体部外延生长而形成。第二焊盘通过使形成第二纳米片和第二虚设纳米片的层叠半导体部外延生长而形成。这样一来,第一焊盘和第二焊盘分别与下述焊盘以相同方式形成,该焊盘形成在作为沟道部发挥作用的纳米片彼此之间。因此,因为能够抑制晶体管的制造精度的偏差和晶体管的性能偏差,所以能够提高半导
体集成电路装置的可靠性和成品率。
[0016]因为第一标准单元和第二标准单元沿第一方向相邻布置,所以能够实现半导体集成电路装置的小面积化。
[0017]第三方面的公开是一种半导体集成电路装置的制造方法,所述半导体集成电路装置包括第一标准单元和第二标准单元,所述第一标准单元和所述第二标准单元沿第一方向相邻布置,所述半导体集成电路装置的制造方法包括以下步骤:在半导体衬底上交替层叠互不相同的两种半导体,形成层叠半导体;在所述层叠半导体的上部,在所述第一标准单元与所述第二标准单元的单元交界的位置形成第一牺牲栅极构造体,在所述第本文档来自技高网
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种半导体集成电路装置,包括第一标准单元和第二标准单元,其特征在于:所述第一标准单元和所述第二标准单元沿第一方向排列布置,所述第一标准单元包括第一栅极布线、第一虚设栅极布线、第一焊盘、第一纳米片以及第一虚设纳米片,所述第一虚设栅极布线形成为在所述第一栅极布线的、位于所述第一方向的所述第二标准单元侧与所述第一栅极布线相邻,所述第一焊盘设在所述第一栅极布线与所述第一虚设栅极布线之间,所述第一纳米片形成为与所述第一栅极布线在俯视时重合且与所述第一焊盘相连,所述第一虚设纳米片形成为与所述第一虚设栅极布线在俯视时重合且与所述第一焊盘相连,所述第二标准单元包括第二栅极布线、第二虚设栅极布线以及第二焊盘,所述第二虚设栅极布线形成为在所述第二栅极布线的、位于所述第一方向的所述第一标准单元侧与所述第二栅极布线相邻且形成为与所述第一虚设栅极布线相邻,所述第二焊盘设在所述第二栅极布线与所述第二虚设栅极布线之间。2.根据权利要求1所述的半导体集成电路装置,其特征在于:所述第二标准单元还包括第二纳米片和第二虚设纳米片,所述第二纳米片形成为与所述第二栅极布线在俯视时重合且与所述第二焊盘相连,所述第二虚设纳米片形成为与所述第二虚设栅极布线在俯视时重合且与所述第二焊盘相连。3.根据权利要求1或2所述的半导体集成电路装置,其特征在于:在所述第一标准单元与所述第二标准单元之间,布置有填充单元。4.根据权利要求1到3中任一项权利要求所述的半导体集成电路装置,其特征在于:俯视时,在所述第一虚设栅极布线与所述第二虚设栅极布线之间形成有局部布线,所述局部布线沿与所述第一方向垂直的第二方向延伸。5.一种半导体集成电路装置,包括第一标准单元和第二标准单元,其特征在于:所述第一标准单元和所述第二标准单元沿第一方向相邻布置,在所述第一标准单元与所述第二标准单元的单元交界,形成有第一虚设栅极布线,所述第一标准单元包括第一栅极布线、第一焊盘、第一纳米片以及第一虚设纳米片,所述第一栅极布线形成为沿所述第一方向与所述第一虚设栅极布线相邻,所述第一焊盘设在所述第一虚设栅极布线与所述...

【专利技术属性】
技术研发人员:岩堀淳司
申请(专利权)人:株式会社索思未来
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1