一种免蚀刻制作LED芯片的方法及LED芯片技术

本发明专利技术涉及LED制作的技术领域，特别涉及一种免蚀刻制作LED芯片的方法及LED芯片，创新提出N型半导体层的定位手段，在定位位置的侧面制作N电极，省略了常规LED芯片制作过程中的蚀刻工艺步骤，简化了操作流程，提高了工作效率，其中方法包括以下操作步骤：S1、在衬底的正面上依次生长N型半导体层、发光层、P型半导体层的外延层结构；S2、在P型半导体层的上方制作P电极；S3、根据所述步骤S1中生长的外延层结构确定N型半导体层的厚度为X，N型半导体层的底部到P型半导体层的顶部的厚度为Y，发光层和P型半导体层的总厚度为Z，则N电极的位置设置在距P型半导体层的顶部Y

【技术实现步骤摘要】
一种免蚀刻制作LED芯片的方法及LED芯片


[0001]本专利技术涉及LED制作的
，特别是涉及一种免蚀刻制作LED芯片的方法及LED芯片。

技术介绍

[0002]现有技术条件下，常规正装及倒装LED制作电极均采用从P型半导体层往N型半导体层蚀刻，再镀金属的方式制作N型电极，如图1为正装LED制作，制作N型电极需要先对外延层结构进行从P型半导体层往N型半导体层蚀刻，移除上述叠层结构的边缘部分，直至N型半导体层的边缘部分被暴露，一方面蚀刻工艺流程上相对较复杂、耗时，另一方面对外延层有蚀刻破坏，对LED发光的损耗较大。

技术实现思路

[0003]为解决上述技术问题，本专利技术提供一种优化N电极制作工艺的免蚀刻制作LED芯片的方法，创新提出N型半导体层的定位手段，然后在定位位置的侧面制作N电极，省略了常规LED芯片制作过程中的蚀刻工艺步骤，简化了操作流程，提高了工作效率。
[0004]为实现上述目的，本专利技术是采用下述技术方案实现的：
[0005]一方面，本专利技术提供一种免蚀刻制作LED芯片的方法，包括以下操作步骤：
[0006]S1、在衬底的正面上依次生长N型半导体层、发光层、P型半导体层的外延层结构；
[0007]S2、在P型半导体层的上方制作P电极；
[0008]S3、根据所述步骤S1中生长的外延层结构确定N型半导体层的厚度为X，N型半导体层的底部到P型半导体层的顶部的厚度为Y，发光层和P型半导体层的总厚度为Z，则N电极的位置设置在距P型半导体层的顶部Y
‑
Z～Y范围内；
[0009]S4、在步骤S3中确定的N电极的位置范围内的侧面制作N电极。
[0010]一种可能的技术方案中，所述衬底的材料选自蓝宝石、碳化硅、硅、氮化镓、ZnO、氮化铝和尖晶石中的任意一种。
[0011]一种可能的技术方案中，所述外延层采用有机金属化学气相沉积法、分子束外延法或氢化物气相外延法进行层叠。
[0012]一种可能的技术方案中，所述P电极和N电极采用溅射法或蒸镀法制作。
[0013]一种可能的技术方案中，所述发光层为单量子阱结构或多量子阱结构、量子点结构或量子线结构。
[0014]一种可能的技术方案中，所述N电极为Cr/Al/Ti或其他结构的电极。
[0015]一种可能的技术方案中，所述步骤S4中侧面制作N电极包括以下步骤：
[0016]S41、将制作好P电极的外延层结构划裂成芯粒；
[0017]S42、将芯粒侧立固定后在Y
‑
Z～Y区域内制作N电极。
[0018]一种可能的技术方案中，所述步骤S41中将外延层结构划裂成bar条状芯粒。
[0019]另一方面，本专利技术提供一种LED芯片，采用任一项上述的免蚀刻制作LED芯片的方
法制得。
[0020]与现有技术相比本专利技术的有益效果为：本专利技术针对现有技术中LED制作所必需的繁琐的蚀刻工序进行改进，创新性提出一种N型半导体层的定位手段，定位方法根据外延层结构生长情况进行物理测量厚度，测量方法简单，定位方式准确高效；完成N型半导体层的定位步骤后，对定位位置的侧面制作N电极，本专利技术的制作LED芯片的方法整体过程能够避免常规LED芯片制作过程中的蚀刻工艺步骤，防止蚀刻对外延层的破坏，简化了操作流程，提高了工作效率，减少了LED发光的损耗，降低了LED制作成本，有利于行业内推广应用。
附图说明
[0021]图1是现有技术LED芯片结构示意图；
[0022]图2是本专利技术的免蚀刻制作LED芯片的方法的结构示意图；
[0023]图3是外延层结构划裂成bar条状芯粒结构示意图；
[0024]附图标记：1
‑
衬底；2
‑
N型半导体层；3
‑
发光层；4
‑
P型半导体层；5
‑
P电极；6
‑
N电极；7
‑
芯粒。
具体实施方式
[0025]下面结合附图和实施例，对本专利技术的具体实施方式作进一步详细描述。以下实施例用于说明本专利技术，但不用来限制本专利技术的范围。
[0026]实施例1
[0027]如图2所示，本专利技术实施例1免蚀刻制作LED芯片的方法，包括以下操作步骤：
[0028]S1、在衬底1的正面上依次生长N型半导体层2、发光层3、P型半导体层4的外延层结构；
[0029]其中，衬底1的材料选自蓝宝石、碳化硅、硅、氮化镓、ZnO、氮化铝和尖晶石中的任意一种；外延层采用有机金属化学气相沉积法(MOCVD法)、分子束外延法(MBE法)或氢化物气相外延法(HVPE法)进行层叠；例如，采用有机金属化学气相沉积法，将衬底1放入有机化学气相沉积炉，通入III族金属元素的烷基化合物蒸汽与非金属的氢化物气体，在高温下通过热解反应，生成III
‑
V族化合物，通过沉积依次在衬底1的正面上生长N型半导体层2、发光层3、P型半导体层4的叠层结构。N型半导体层2和P型半导体层4为III
‑
V族化合物半导体材料，至少包括AlxGayIn(1
‑
x
‑
y)N或AlxGayIn(1
‑
x
‑
y)P，其中，0≤x≤1，0≤y≤1，且0≤x+y≤1，例如，化合物半导体可含有GaN、AlN、AlGaN、GaInN、InN、AlGaInN、GaP、AlP、AlGaP、GaInP、InP、及AlGaInP中的任意一种；发光层为单量子阱结构或多量子阱结构、量子点结构或量子线结构。
[0030]S2、在P型半导体层4的上方制作P电极5；P电极5采用溅射法或蒸镀法制作；
[0031]S3、根据所述步骤S1中生长的外延层结构确定N型半导体层2的厚度为X，N型半导体层2的底部到P型半导体层4的顶部的厚度为Y，发光层3和P型半导体层4的总厚度为Z，则N电极6的位置设置在距P型半导体层4的顶部Y
‑
Z～Y范围内；
[0032]例如，N型半导体层2的厚度为2.5um，发光层3和P型半导体层4的总厚度为0.5um，N型半导体层2的底部到P型半导体层4的顶部的厚度为3um，则N电极6的位置设置在距P型半导体层4的顶部0.5
‑
3um范围内；用此方式可以快速通过物理测量厚度的方式进行N型半导
体层2的定位。
[0033]S4、在步骤S3中确定的N电极6的位置范围内的侧面溅射法或蒸镀法制作N电极6，制作完成后经过研磨、划裂成芯粒7，再将芯粒7逐一裂开成单颗LED；优选地，N电极采用蒸镀法制作，并通过liff
‑
off工艺获得；N电极可以为Cr/Al/Ti或其他结构的电极。
[0034]本专利技术针对现有技术中LED制作所必需的繁琐的蚀刻工序进行改进，创新性提出一种N型半导体层的定位手段，定位方法根据外延层结构生长情况进行物本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种免蚀刻制作LED芯片的方法，其特征在于，包括以下操作步骤：S1、在衬底的正面上依次生长N型半导体层、发光层、P型半导体层的外延层结构；S2、在P型半导体层的上方制作P电极；S3、根据所述步骤S1中生长的外延层结构确定N型半导体层的厚度为X，N型半导体层的底部到P型半导体层的顶部的厚度为Y，发光层和P型半导体层的总厚度为Z，则N电极的位置设置在距P型半导体层的顶部Y
‑
Z～Y范围内；S4、在步骤S3中确定的N电极的位置范围内的侧面制作N电极。2.如权利要求1所述的免蚀刻制作LED芯片的方法，其特征在于，所述衬底的材料选自蓝宝石、碳化硅、硅、氮化镓、ZnO、氮化铝和尖晶石中的任意一种。3.如权利要求2所述的免蚀刻制作LED芯片的方法，其特征在于，所述外延层采用有机金属化学气相沉积法、分子束外延法或氢化物气相外延法进行层叠。4.如权利要求3所述的免蚀刻...

【专利技术属性】
技术研发人员：阚钦，
申请(专利权)人：安徽格恩半导体有限公司，
类型：发明
国别省市：