堆叠半导体封装方法及堆叠半导体封装结构技术

本公开提供一种堆叠半导体封装方法及堆叠半导体封装结构。该方法包括：将设有贯通开口的布线基板贴装于载板上；在载板暴露于贯通开口的表面贴装裸片组件，裸片组件包括第一裸片以及附接于第一裸片的第二裸片，第一裸片设有焊垫的正面面向载板，第二裸片设有焊垫的正面背向载板；在贯通开口的侧壁与裸片组件之间填充塑封层，并去除载板；形成第一导电结构，第一裸片的焊垫与布线基板均电连接于第一导电结构；形成第二导电结构，第二裸片的焊垫与布线基板均电连接于第二导电结构，以形成第一封装件；形成第二封装件，并使第二封装件堆叠于第一封装件。本公开能够解决由于裸片上的布线密度过高所导致的布线困难的问题。密度过高所导致的布线困难的问题。密度过高所导致的布线困难的问题。

【技术实现步骤摘要】
堆叠半导体封装方法及堆叠半导体封装结构


[0001]本公开涉及半导体
，尤其涉及一种堆叠半导体封装方法及堆叠半导体封装结构。

技术介绍

[0002]随着科技的飞速发展，半导体器件在社会生产和生活中获得了越来越广泛的应用。
[0003]目前，人们常常将具有不同功能的裸片封装在一个封装结构中，形成具有特定作用的多芯片组件multi-chip module(MCM)，并将不同的多芯片组件堆叠，以形成堆叠半导体封装结构。其中，各个裸片的表面均形成有导电结构，各个裸片通过各自的导电结构与别的裸片进行电连接。然而，由于导电结构中的布线密度较高，导致布线较为困难。

技术实现思路

[0004]本公开的目的在于提供一种堆叠半导体封装方法及堆叠半导体封装结构，能够解决由于裸片上的布线密度过高所导致的布线困难的问题。
[0005]根据本公开的一个方面，提供一种堆叠半导体封装方法，包括：
[0006]将布线基板贴装于载板上，所述布线基板设有贯通开口；
[0007]在所述载板暴露于所述贯通开口的表面贴装裸片组件，所述裸片组件与所述贯通开口间隙配合，所述裸片组件包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面面向所述载板，所述第二裸片设有焊垫的正面背向所述载板；
[0008]在所述贯通开口的侧壁与所述裸片组件之间填充塑封层，并去除所述载板；
[0009]形成第一导电结构，所述第一裸片的焊垫与所述布线基板均电连接于所述第一导电结构；
[0010]形成第二导电结构，所述第二裸片的焊垫与所述布线基板均电连接于所述第二导电结构，以形成第一封装件；
[0011]形成第二封装件，并使所述第二封装件堆叠于所述第一封装件。
[0012]进一步地，所述第一裸片的正面设有第一保护层，所述第二裸片的正面设有第二保护层，在所述载板暴露于所述贯通开口的表面贴装裸片组件包括：
[0013]使所述裸片组件贴装于所述载板暴露于所述贯通开口的表面，并使所述第一保护层面向所述载板的表面与所述布线基板面向所述载板的表面平齐，使所述第二保护层背向所述载板的表面与所述布线基板背向所述载板的表面平齐。
[0014]进一步地，所述第二导电结构包括第二再布线层，形成第二导电结构包括：
[0015]在所述第二保护层上形成暴露所述第二裸片的焊垫的第二开口；
[0016]形成覆盖所述第二保护层、所述塑封层以及所述布线基板的第二再布线层，所述第二再布线层填充所述第二开口。
[0017]进一步地，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，所述第一
导电结构包括第一再布线层，形成第一导电结构包括：
[0018]形成覆盖所述第一保护层、所述塑封层以及所述布线基板的第一再布线层，所述第一再布线层填充所述第一开口。
[0019]进一步地，形成第二封装件可以包括：
[0020]提供第三裸片，并形成包封所述第三裸片的包封层，所述第三裸片设有焊垫的正面露出；
[0021]形成电连接于所述第三裸片的焊垫的第三导电结构，以形成第二封装件；
[0022]其中，堆叠于所述第一封装件的所述第二封装件的所述第三导电结构电连接于所述第一导电结构或所述第二导电结构。
[0023]进一步地，形成第二封装件可以包括：
[0024]提供第三裸片，并形成包封所述第三裸片的包封层，所述第三裸片设有焊垫的正面露出；
[0025]形成第三导电结构，所述第三导电结构包括与所述第三裸片的焊垫电连接的第三再布线层以及位于所述第三再布线层远离所述第三裸片一侧的第三导电凸柱；
[0026]将第四裸片贴装于所述第三再布线层背向所述第三裸片的一侧，所述第四裸片设有焊垫的正面背向所述第三再布线层；
[0027]形成第四导电结构，所述第四导电结构将所述第三导电凸柱与所述第四裸片的焊垫电连接，以形成第二封装件；
[0028]其中，堆叠于所述第一封装件的所述第二封装件的所述第四导电结构电连接于所述第一导电结构或所述第二导电结构。
[0029]进一步地，所述第三再布线层在平行于所述第三裸片的方向上伸出所述第三裸片，所述第三导电凸柱设于所述第三再布线层伸出所述第三裸片的区域；所述第一裸片的面积、所述第二裸片的面积以及所述第三裸片的面积均小于所述第四裸片的面积。
[0030]进一步地，所述布线基板内设有预布线线路，所述预布线线路包括第一电路引出端和第二电路引出端，所述布线基板包括相反的第一表面和第二表面，所述第一电路引出端设于所述第一表面，所述第二电路引出端设于所述第二表面；
[0031]将布线基板贴装于载板上包括：对布线基板进行测试，并将测试合格的布线基板贴装于载板上，所述第一表面面向所述载板，所述第二表面背向所述载板；
[0032]所述第一导电结构电连接于所述第一电路引出端，所述第二导电结构电连接于所述第二电路引出端。
[0033]根据本公开的一个方面，提供一种堆叠半导体封装结构，包括：
[0034]第一封装件，包括布线基板、裸片组件、塑封层、第一导电结构以及第二导电结构；所述布线基板设有贯通开口；所述裸片组件设于所述贯通开口内，并与所述贯通开口间隙配合，且包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面背向所述第二裸片，所述第二裸片设有焊垫的正面背向所述第一裸片；所述塑封层填充于所述贯通开口的侧壁与所述裸片组件之间；所述第一导电结构与所述第一裸片的焊垫和所述布线基板均电连接；所述第二导电结构与所述第二裸片的焊垫和所述布线基板均电连接；
[0035]第二封装件，堆叠于所述第一封装件。
[0036]进一步地，所述布线基板包括相反的第一表面和第二表面，所述第一裸片的正面设有第一保护层，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，且所述第一保护层背向所述第一裸片的表面与所述布线基板的第一表面平齐，所述第一导电结构填充所述第一开口；
[0037]所述第二裸片的正面设有第二保护层，所述第二保护层设有暴露所述第二裸片的焊垫的第二开口，且所述第二保护层背向所述第二裸片的表面与所述布线基板的第二表面平齐，所述第二导电结构填充所述第二开口。
[0038]进一步地，所述第一导电结构包括第一再布线层，所述第一再布线层覆盖所述第一保护层、所述塑封层以及所述布线基板，且填充所述第一开口；所述第二导电结构包括第二再布线层，所述第二再布线层覆盖所述第二保护层、所述塑封层以及所述布线基板，且填充所述第二开口。
[0039]进一步地，所述第二封装件包括：
[0040]第三裸片；
[0041]包封层，包封所述第三裸片，所述第三裸片设有焊垫的正面露出；
[0042]第三导电结构，电连接所述第三裸片的焊垫，并电连接于所述第一导电结构或所述第二导电结构。
[0043]进一步地，所述第二封装件包括：
[0044]第三裸片；...

【技术保护点】

【技术特征摘要】
1.一种堆叠半导体封装方法，其特征在于，包括：将布线基板贴装于载板上，所述布线基板设有贯通开口；在所述载板暴露于所述贯通开口的表面贴装裸片组件，所述裸片组件与所述贯通开口间隙配合，所述裸片组件包括第一裸片以及附接于所述第一裸片的第二裸片，所述第一裸片设有焊垫的正面面向所述载板，所述第二裸片设有焊垫的正面背向所述载板；在所述贯通开口的侧壁与所述裸片组件之间填充塑封层，并去除所述载板；形成第一导电结构，所述第一裸片的焊垫与所述布线基板均电连接于所述第一导电结构；形成第二导电结构，所述第二裸片的焊垫与所述布线基板均电连接于所述第二导电结构，以形成第一封装件；形成第二封装件，并使所述第二封装件堆叠于所述第一封装件。2.根据权利要求1所述的堆叠半导体封装方法，其特征在于，所述第一裸片的正面设有第一保护层，所述第二裸片的正面设有第二保护层，在所述载板暴露于所述贯通开口的表面贴装裸片组件包括：使所述裸片组件贴装于所述载板暴露于所述贯通开口的表面，并使所述第一保护层面向所述载板的表面与所述布线基板面向所述载板的表面平齐，使所述第二保护层背向所述载板的表面与所述布线基板背向所述载板的表面平齐。3.根据权利要求2所述的堆叠半导体封装方法，其特征在于，所述第二导电结构包括第二再布线层，形成第二导电结构包括：在所述第二保护层上形成暴露所述第二裸片的焊垫的第二开口；形成覆盖所述第二保护层、所述塑封层以及所述布线基板的第二再布线层，所述第二再布线层填充所述第二开口。4.根据权利要求2所述的堆叠半导体封装方法，其特征在于，所述第一保护层设有暴露所述第一裸片的焊垫的第一开口，所述第一导电结构包括第一再布线层，形成第一导电结构包括：形成覆盖所述第一保护层、所述塑封层以及所述布线基板的第一再布线层，所述第一再布线层填充所述第一开口。5.根据权利要求1所述的堆叠半导体封装方法，其特征在于，形成第二封装件包括：提供第三裸片，并形成包封所述第三裸片的包封层，所述第三裸片设有焊垫的正面露出；形成电连接于所述第三裸片的焊垫的第三导电结构，以形成第二封装件；其中，堆叠于所述第一封装件的所述第二封装件的所述第三导电结构电连接于所述第一导电结构或所述第二导电结构。6.根据权利要求1所述的堆叠半导体封装方法，其特征在于，形成第二封装件包括：提供第三裸片，并形成包封所述第三裸片的包封层，所述第三裸片设有焊垫的正面露出；形成第三导电结构，所述第三导电结构包括与所述第三裸片的焊垫电连接的第三再布线层以及位于所述第三再布线层远离所述第三裸片一侧的第三导电凸柱；将第四裸片贴装于所述第三再布线层背向所述第三裸片的一侧，所述第四裸片设有焊
垫的正面背向所述第三再布线层；形成第四导电结构，所述第四导电结构将所述第三导电凸柱与所述第四裸片的焊垫电连接，以形成第二封装件；其中，堆叠于所述第一封装件的所述第二封装件的所述第四导电结构电连接于所述第一导电结构或所述第二导电结构。7.根据权利要求6所述的堆叠半导体封装方法，其特征在于，所述第三再布线层在平行于所述第三裸片的方向上伸出所述第三裸片，所述第三导电凸柱设于所述第三再布线层伸出所述第三裸片的区域；所述第一裸片的面积、所述第二裸片的面积以及所述第三裸片的面积均小于所述第四裸片的面积。8.根据权利要求1所述的堆叠半导体封装方法，其特征在于，所述布线基板内设有预布线线路，所述预布线线路包括第一电路引出端和第二电路引出端，所述布线基板包括相反的第一表面和第二表面，所述第一电路引出端设于所述第一...

【专利技术属性】
技术研发人员：周辉星，
申请(专利权)人：矽磐微电子重庆有限公司，
类型：发明
国别省市：