集成芯片及其形成方法技术

本发明专利技术涉及集成芯片。集成芯片包括设置在衬底内的图像感测元件。栅极结构沿着衬底的前侧设置。衬底的背侧包括一个或多个第一成角度的表面，该一个或多个第一成角度的表面限定设置在图像感测元件上方的中心扩散器。衬底的背侧还包括第二成角度的表面，该第二成角度的表面限定横向地围绕中心扩散器的多个外围扩散器。多个外围扩散器的尺寸小于中心扩散器的尺寸。本发明专利技术的实施例涉及集成芯片的形成方法。本发明专利技术的实施例涉及集成芯片的形成方法。本发明专利技术的实施例涉及集成芯片的形成方法。

【技术实现步骤摘要】
集成芯片及其形成方法


[0001]本专利技术的实施例涉及集成芯片及其形成方法。

技术介绍

[0002]具有图像传感器的集成芯片(IC)广泛用于现代电子器件中。近年来，互补金属氧化物半导体(CMOS)图像传感器已开始广泛使用，在很大程度上取代了电荷耦合器件(CCD)图像传感器。与CCD图像传感器相比，CMOS图像传感器由于低功耗、小尺寸、快速数据处理、数据的直接输出以及低制造成本而受到越来越多的青睐。一些类型的CMOS图像传感器包括前照式(FSI)图像传感器和背照式(BSI)图像传感器。

技术实现思路

[0003]本专利技术的实施例提供了一种集成芯片，包括：图像感测元件，设置在衬底内；栅极结构，沿着所述衬底的前侧设置；其中，所述衬底的背侧包括一个或多个第一成角度的表面，所述一个或多个第一成角度的表面限定设置在所述图像感测元件上方的中心扩散器；并且所述衬底的所述背侧还包括第二成角度的表面，所述第二成角度的表面限定横向地围绕所述中心扩散器的多个外围扩散器，所述多个外围扩散器的尺寸小于所述中心扩散器的尺寸。
[0004]本专利技术的另一实施例提供了一种集成芯片，包括：图像感测元件，设置在半导体衬底的像素区域内；多个互连层，设置在沿着所述半导体衬底的前侧的介电结构内；其中，所述半导体衬底限定第一锥形腔，所述第一锥形腔沿着所述半导体衬底的背侧设置并且位于所述像素区域内；其中，所述半导体衬底还限定多个第二锥形腔，所述多个第二锥形腔沿着所述半导体衬底的所述背侧并且位于所述第一锥形腔和所述像素区域的外围之间；并且其中，所述第一锥形腔的第一最大宽度大于所述多个第二锥形腔的最大宽度。
[0005]本专利技术的又一实施例提供了一种形成集成芯片的方法，包括：在衬底的像素区域内形成图像感测元件；在沿着所述衬底的前侧的介电结构内形成多个互连层；沿着所述衬底的背侧形成掩模层，其中，所述掩模层包括具有第一宽度的第一开口和具有分别小于所述第一宽度的一个或更多个第二宽度的多个第二开口；根据所述掩模层执行蚀刻工艺以选择性地蚀刻所述衬底的所述背侧，以限定由多个外围扩散器围绕的中心扩散器；并且其中，所述中心扩散器具有比所述多个外围扩散器中的相应外围扩散器大的宽度和深度。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1示出了具有不同尺寸的扩散器的图像传感器集成芯片(IC)的一些实施例的截面图，该扩散器配置为向图像传感器提供良好的量子效率。
[0008]图2A至图2B示出了公开的图像传感器IC的一些实施例的截面图，该图像传感器IC以不同的入射角接收入射辐射。
[0009]图2C示出了示出作为入射角的函数的公开的图像传感器IC的示例性量子效率的一些实施例的图。
[0010]图3A至图3B示出了具有微透镜的公开的图像传感器IC的一些实施例的截面图，微透镜具有不同f值。
[0011]图3C示出了示出具有不同f值的微透镜的示例性量子效率的一些实施例的图。
[0012]图4A至图4B示出了具有不同尺寸的扩散器的图像传感器IC的一些附加实施例，扩散器配置为向图像传感器提供良好的量子效率。
[0013]图5A至图5B示出了具有不同尺寸的扩散器的图像传感器IC的一些更详细的实施例，扩散器配置为向图像传感器提供良好的量子效率。
[0014]图6至图7示出了具有不同尺寸的扩散器的图像传感器IC的一些附加实施例的顶视图，扩散器配置为向图像传感器提供良好的量子效率。
[0015]图8A至图8B示出了具有不同尺寸的扩散器的图像传感器IC的一些附加实施例，扩散器配置为向图像传感器提供良好的量子效率。
[0016]图9至图20示出了形成具有不同尺寸的扩散器的图像传感器IC的方法的一些实施例的截面图。
[0017]图21示出了形成具有不同尺寸的扩散器的图像传感器IC的方法的一些实施例的流程图。
具体实施方式
[0018]以下公开提供了许多用于实现所提供主题的不同特征的不同的实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0019]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
之上”、“上部”等的空间相对术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间相对描述符可以同样地作相应地解释。
[0020]近年来，具有检测近红外辐射(NIR)(例如，波长在约900nm和约2500nm之间的辐射)的能力的图像传感器集成芯片(IC)变得越来越普遍。其原因之一是能够检测NIR的图像传感器IC可以在几乎没有可见光的情况下有效工作，从而使这种图像传感器IC成为机器和/或夜视摄像机的理想选择。另外，由于夜空包含的NIR光子多于可见光子，因此图像传感器IC检测NIR辐射的能力在不使用额外的照明(例如LED)的情况下允许良好的图像捕获，从而降低了功耗并且增加了图像传感器IC的电池寿命。
[0021]图像传感器IC通常包括设置在硅衬底内的图像感测元件(例如，光电二极管)。然而，硅的吸收系数随着辐射波长的增大而降低。因此，图像传感器IC通常能够以相对较低的量子效率(例如，对由像素区域内的图像感测元件生成的电信号做出贡献的光子数与入射在像素区域上的光子数的比率)来检测NIR辐射。
[0022]已经意识到，可以通过蚀刻硅衬底以形成成角度的表面来改进背照式(BSI)图像传感器的量子效率，该成角度的表面限定了沿着硅衬底的背侧的一个或多个扩散器。扩散器的成角度的表面配置为减少远离硅衬底的背侧的入射辐射的反射，并且还改变进入硅衬底的入射辐射的角度。通过改变进入硅衬底的入射辐射的角度，辐射将在硅衬底内传播更长的路径，从而增大吸收和量子效率。
[0023]还已经认识到，与小扩散器相比，大扩散器将更大程度地提高图像传感器的量子效率。例如，在像素区域的中心处放置大的扩散器(例如，具有与NIR辐射的波长相似的宽度的扩散器)将提供比多个小的扩散器(例如，宽度显著小于NIR辐射的波长的扩散器)更好的量子效率。然而，由于像素区域的尺寸通常相对较小(例如，在约2μm和约3μm之间)，因此可以在其上方放置大扩散器的像本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：图像感测元件，设置在衬底内；栅极结构，沿着所述衬底的前侧设置；其中，所述衬底的背侧包括一个或多个第一成角度的表面，所述一个或多个第一成角度的表面限定设置在所述图像感测元件上方的中心扩散器；并且所述衬底的所述背侧还包括第二成角度的表面，所述第二成角度的表面限定横向地围绕所述中心扩散器的多个外围扩散器，所述多个外围扩散器的尺寸小于所述中心扩散器的尺寸。2.根据权利要求1所述的集成芯片，其中，所述中心扩散器具有比所述多个外围扩散器中的相应外围扩散器大的最大宽度。3.根据权利要求1所述的集成芯片，其中，所述中心扩散器具有比所述多个外围扩散器中的相应外围扩散器大的最大深度。4.根据权利要求1所述的集成芯片，其中，所述多个外围扩散器沿着第一方向和沿着垂直于所述第一方向的第二方向围绕所述中心扩散器。5.根据权利要求1所述的集成芯片，还包括：第二中心扩散器，由所述多个外围扩散器横向地围绕，其中，所述第二中心扩散器大于所述多个外围扩散器中的相应外围扩散器。6.根据权利要求1所述的集成芯片，其中，所述一个或多个第一成角度的表面在第一点处相交，所述第一点位于所述中心扩散器的底部处；并且其中，所述第二成角度的表面中的一个或多个在第二点处相交，所述第二点位于所述多个外围扩散器中的一个的底部处。7.根据权利要求1所述的集成芯片，其中，所述图像...

【专利技术属性】
技术研发人员：周耕宇，庄君豪，刘人诚，桥本一明，陈铭恩，丁世汎，蔡双吉，江伟杰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：