半导体器件及其制造方法技术

本申请涉及半导体器件及其制造方法。一种半导体器件包括：多个有源层，在垂直于衬底的第一方向上堆叠并且在与第一方向相交的第二方向上横向取向；多个位线，每个位线耦接到每个有源层的一侧并且在与第一方向和第二方向相交的方向上横向取向；多个电容器，每个电容器耦接到每个有源层的另一侧；以及字线，垂直取向在第一方向上穿过有源层。取向在第一方向上穿过有源层。取向在第一方向上穿过有源层。

【技术实现步骤摘要】
半导体器件及其制造方法
[0001]相关申请的交叉引用
[0002]本申请要求于2020年10月16日提交的韩国专利申请第10
‑
2020
‑
0134490号的优先权，其整体内容通过引用合并于此。


[0003]本专利技术的各实施方式涉及半导体器件，更具体地，涉及包括存储单元堆叠体的半导体器件以及制造该半导体器件的方法。

技术介绍

[0004]近来，为了增加存储器件的净裸片(die)，存储单元的尺寸不断缩小。
[0005]随着存储单元的尺寸变得更小，寄生电容Cb应该减小并且电容应该增大。然而，由于存储单元的结构限制，很难增加净裸片。

技术实现思路

[0006]本专利技术的实施方式涉及包括高度集成的存储单元的半导体器件和用于制造该半导体器件的方法。
[0007]根据本专利技术的一个实施方式，一种半导体器件包括：多个有源层，在垂直于衬底的第一方向上堆叠并且在与第一方向相交的第二方向上横向取向；多个位线，每个位线耦接到每个有源层的一侧并且在与第一方向和第二方向相交的方向本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：多个有源层，在垂直于衬底的第一方向上堆叠并且在与所述第一方向相交的第二方向上横向取向；多个位线，每个位线耦接到每个有源层的一侧并且在与所述第一方向和所述第二方向相交的方向上横向取向；多个电容器，每个电容器耦接到每个有源层的另一侧；以及字线，垂直取向地在第一方向上穿过所述有源层。2.根据权利要求1所述的半导体器件，其中，所述有源层包括：有源层主体，在所述第二方向上取向；以及突起，自所述有源层主体在所述第二方向上延伸。3.根据权利要求2所述的半导体器件，其中，每个突起相比于所述有源层主体而具有较小宽度。4.根据权利要求1所述的半导体器件，其中，所述有源层、所述位线和所述电容器位于同一水平处。5.根据权利要求1所述的半导体器件，其中，每个电容器包括：筒形的存储节点，耦接到每个有源层的另一侧：在所述存储节点上的介电层；以及在所述介电层上的板节点，其中所述筒形的存储节点在所述第二方向上横向取向。6.根据权利要求5所述的半导体器件，还包括：板线，共同耦接到所述电容器的板节点，其中，所述板线在所述第一方向上垂直取向。7.根据权利要求1所述的半导体器件，还包括：栅极介电层，在所述有源层和所述字线之间。8.根据权利要求1所述的半导体器件，还包括：第一杂质区，在所述有源层的一侧和所述位线之间；以及第二杂质区，在所述有源层的另一侧和所述电容器之间。9.根据权利要求1所述的半导体器件，其中，所述衬底包括至少一个外围电路。10.一种用于制造半导体器件的方法，包括：在衬底上形成刻蚀停止层；在所述刻蚀停止层上形成其中介电层和半导体层交替堆叠的模堆叠体；通过刻蚀所述模堆叠体形成第一沟槽；通过所述第一沟槽使所述半导体层的一侧凹陷以在所述介电层之间形成第一凹陷部；在所述第一凹陷部中形成横向取向的位线；在与所述位线相交的方向上刻蚀所述模堆叠体以形成第二沟槽，所述第二沟槽将所述模堆叠体划分为多个线型堆叠体；以及形成通过所述线型堆叠体的垂直取向的字线。11.根据权利要求10所述的方法，其中，所述半导体层包括多晶硅。12.根据权利要求10所述的方法，还包括...

【专利技术属性】
技术研发人员：金承焕，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：