存储器及其制作方法技术

本发明专利技术实施例提供一种存储器及其制作方法，存储器包括：基底、位于所述基底内的有源区以及位于所述基底上的位线结构，所述有源区沿第一方向延伸；电容接触窗，所述电容接触窗位于相邻所述位线结构之间，所述电容接触窗的底面的至少一中心线沿第二方向延伸，所述第二方向与所述第一方向之间的夹角小于等于45度。本发明专利技术有利于提高存储器的信号传输性能。发明专利技术有利于提高存储器的信号传输性能。发明专利技术有利于提高存储器的信号传输性能。

【技术实现步骤摘要】
存储器及其制作方法


[0001]本专利技术实施例涉及半导体领域，特别涉及一种存储器及其制作方法。

技术介绍

[0002]随着半导体集成电路器件特征尺寸的不断缩小，某一元件的尺寸变化会对半导体结构的整体性能造成较大的影响，例如位线结构的尺寸变化。
[0003]具体来说，增大位线结构的特征尺寸，则会压缩电容接触孔的空间以及减小电容接触窗的横截面积，而电容接触窗横截面积较小容易造成接触不良，进而导致存储电容失效；减小位线结构的特征尺寸减小，则容易导致位线结构因高宽比过大而发生坍塌。
[0004]如何在不改变特定元件特征尺寸的情况下优化半导体结构的性能，是当前研究的重点。

技术实现思路

[0005]本专利技术实施例提供一种存储器及其制作方法，有利于提高存储器的信号传输性能。
[0006]为解决上述问题，本专利技术实施例提供一种存储器，包括：基底、位于所述基底内的有源区以及位于所述基底上的位线结构，所述有源区沿第一方向延伸；电容接触窗，所述电容接触窗位于相邻所述位线结构之间，所述电容接触窗的底面的至少一中心线沿第二方向延伸，所述第二方向与所述第一方向之间的夹角小于等于45度。
[0007]另外，所述电容接触窗底面为平行四边形，所述平行四边形的短边靠近所述位线结构，所述平行四边形的长边沿所述第二方向延伸。
[0008]另外，所述电容接触窗底面为平行四边形，所述平行四边形的长边靠近所述位线结构，所述平行四边形的短边沿所述第二方向延伸。
[0009]另外，所述电容接触窗底面为椭圆形，所述椭圆形的长轴沿所述第二方向延伸。
[0010]另外，所述电容接触窗顶面为椭圆形，所述椭圆形的长轴沿所述第二方向延伸。
[0011]另外，所述电容接触窗包括与所述有源区接触的第一柱体和位于所述第一柱体上的第二柱体，所述第二柱体的顶面为所述椭圆形，在平行于所述基底表面的平面内，所述第二柱体的截面积小于所述第一柱体的截面积。
[0012]另外，存储器还包括：隔离层，所述隔离层位于相邻所述位线结构之间，且用于隔离相邻所述电容接触窗，所述隔离层覆盖所述第一柱体被所述第二柱体暴露出的顶面。
[0013]另外，所述电容接触窗呈四边形排列。
[0014]相应地，本专利技术实施例还提供一种存储器的制作方法，包括：提供基底、位于所述基底内的有源区以及位于所述基底上的位线结构，所述有源区沿第一方向延伸；形成填充于相邻所述位线结构之间的牺牲层，以及形成覆盖所述牺牲层顶面的掩膜层，所述掩膜层用于形成隔离层；形成所述隔离层以及位于相邻所述隔离层之间的电容接触窗，所述电容接触窗的底面的至少一中心线沿第二方向延伸，所述第二方向与所述第一方向之间的夹角
小于等于45度。
[0015]另外，形成所述电容接触窗的工艺步骤包括：形成第一隔离层以及位于相邻所述第一隔离层之间的导电膜和遮蔽层，所述遮蔽层位于所述导电膜上；采用湿法刻蚀工艺去除部分所述第一隔离层，以平滑所述遮蔽层的侧壁；以平滑后的所述遮蔽层为掩膜，刻蚀至少部分所述导电膜，剩余所述导电膜作为所述电容接触窗。
[0016]另外，在同一刻蚀工艺中，刻蚀至少部分所述导电膜以及至少部分所述第一隔离层；在刻蚀所述第一隔离层之后，还包括：形成填充于相邻所述导电膜之间的第二隔离层，所述第二隔离层的顶面与所述电容接触窗的顶面平齐，所述第二隔离层与所述第一隔离层构成所述隔离层。
[0017]另外，所述刻蚀至少部分所述导电膜，包括：刻穿所述导电膜，以使所述导电膜底面图案与所述导电膜顶面图案相同。
[0018]另外，平滑前的所述遮蔽层的顶面为平行四边形，平滑后的所述遮蔽层的顶面为椭圆形。
[0019]与现有技术相比，本专利技术实施例提供的技术方案具有以下优点：
[0020]上述技术方案中，通过控制电容接触窗底面至少一中心线的延伸方向与有源区的延伸方向的夹角小于等于预设值，减小电容接触窗与有源区的错位，使得在电容接触窗底面面积相同的情况下，电容接触窗底面与有源区的接触面积较大，进而使得电容接触窗的信号传输性能较好。
[0021]另外，将电容接触窗底面设置为长轴沿第二方向延伸的椭圆形，有利于增大相邻电容接触窗之间的间距，减小相邻电容接触窗之间的寄生电容，提高电容接触窗的信号传输速率。
附图说明
[0022]一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
[0023]图1至图23为本专利技术实施例提供的存储器的制作方法各步骤对应的结构示意图。
具体实施方式
[0024]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本专利技术各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。
[0025]图1至图23为本专利技术实施例提供的存储器的制作方法各步骤对应的结构示意图。
[0026]图1为本专利技术实施例提供的存储器的制作方法一步骤对应的俯视图；图2为图1所示结构沿第一截面方向AA1的剖面结构示意图。
[0027]参考图1和图2，提供基底10、位于基底10内的有源区101、位于基底10上的位线结构11以及隔离膜114。
[0028]有源区101沿第一方向s1延伸。
aligned Double Patterning，SADP)对牺牲层12进行刻蚀，以形成用于填充第一隔离层的隔离槽。自对准双重成像工艺的具体工艺步骤如下：
[0043]参考图7，刻蚀第三子掩膜层134和第四子掩膜层135，并形成第六子掩膜层137。
[0044]具体地，通过图案化开口136a(参考图6)对第三子掩膜层134和第四子掩膜层135进行刻蚀，且在刻穿第三子掩膜层134而暴露出第二子掩膜层133之后，去除剩余的第五子掩膜层136(参考图6)；采用沉积工艺，形成第六子掩膜层137，第六子掩膜层137覆盖第四子掩膜层135顶面和侧壁、覆盖第三子掩膜层134侧壁以及覆盖第二子掩膜层133顶面。
[0045]本实施例中，第六子掩膜层137内具有预留槽137a。
[0046]参考图8和图9，形成第七子掩膜层138和隔离槽14a，隔离槽14a用于填充第一隔离层。
[0047]本实施例中，利用第七子掩膜层138、第三子掩膜层134和第四子掩膜层135依次对第六子掩膜层137、第二子掩膜层133、第一子掩膜层132、结合层131、牺牲层12以及底层介质层110进行刻蚀，形成暴露基底10表面的隔离槽14a；在形成隔离槽14a之后，可采用第一平坦化工艺去除第二子掩膜层133、第三子掩膜层134、第四子掩膜层135、第六子掩膜层137以及第七子掩膜层138，从而提高存储本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器，其特征在于，包括：基底、位于所述基底内的有源区以及位于所述基底上的位线结构，所述有源区沿第一方向延伸；电容接触窗，所述电容接触窗位于相邻所述位线结构之间，所述电容接触窗的底面的至少一中心线沿第二方向延伸，所述第二方向与所述第一方向之间的夹角小于等于45度。2.根据权利要求1所述的存储器，其特征在于，所述电容接触窗底面为平行四边形，所述平行四边形的短边靠近所述位线结构，所述平行四边形的长边沿所述第二方向延伸。3.根据权利要求1所述的存储器，其特征在于，所述电容接触窗底面为平行四边形，所述平行四边形的长边靠近所述位线结构，所述平行四边形的短边沿所述第二方向延伸。4.根据权利要求1所述的存储器，其特征在于，所述电容接触窗底面为椭圆形，所述椭圆形的长轴沿所述第二方向延伸。5.根据权利要求1所述的存储器，其特征在于，所述电容接触窗顶面为椭圆形，所述椭圆形的长轴沿所述第二方向延伸。6.根据权利要求5所述的存储器，其特征在于，所述电容接触窗包括与所述有源区接触的第一柱体和位于所述第一柱体上的第二柱体，所述第二柱体的顶面为所述椭圆形，在平行于所述基底表面的平面内，所述第二柱体的截面积小于所述第一柱体的截面积。7.根据权利要求6所述的存储器，其特征在于，还包括：隔离层，所述隔离层位于相邻所述位线结构之间，且用于隔离相邻所述电容接触窗，所述隔离层覆盖所述第一柱体被所述第二柱体暴露出的顶面。8.根据权利要求5所述的存储器，其特征在于，所述电容接触窗呈四边形排列。9.一种存储器的制作方法，...

【专利技术属性】
技术研发人员：金星，程明，李冉，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：