半导体结构及其制造方法技术

本公开提供一种半导体结构及其制造方法，其中，半导体结构包括：衬底；器件结构，覆盖部分衬底的顶面；侧墙，覆盖器件结构的侧壁，侧墙包括至少一层层叠结构；保护层，覆盖器件结构顶面和衬底暴露出来的顶面；其中，每层层叠结构包括第一绝缘层和第二绝缘层；第一绝缘层和衬底之间的距离与第二绝缘层和衬底之间的距离不同。本公开的技术方案，在防止衬底的表面形成凹口的同时，还能够保证器件结构的完整性，提高半导体结构的质量和性能。提高半导体结构的质量和性能。提高半导体结构的质量和性能。

【技术实现步骤摘要】
半导体结构及其制造方法


[0001]本公开涉及半导体
，尤其涉及一种半导体结构及其制造方法。

技术介绍

[0002]在动态随机存储器领域，其中半导体工艺制造过程中，在一些器件结构(如栅极)的侧壁形成侧墙后，在去除侧墙时会在器件结构与衬底的连接处以外的范围内形成凹口，这个凹口会使结深变深，因此不利于浅结的形成，从而影响半导体器件性能。

技术实现思路

[0003]以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
[0004]本公开提供一种半导体结构及其制造方法。
[0005]本公开的第一方面提供一种半导体结构，所述半导体结构包括：
[0006]衬底；
[0007]器件结构，覆盖部分所述衬底的顶面；
[0008]侧墙，覆盖所述器件结构的侧壁，所述侧墙包括至少一层层叠结构；
[0009]保护层，覆盖所述器件结构顶面和所述衬底暴露出来的顶面；
[0010]其中，每层所述层叠结构包括第一绝缘层和第二绝缘层；所述第一绝缘层和所述衬底之间的距离与所述第二绝缘层和所述衬底之间的距离不同。
[0011]根据本公开的一些实施例，所述侧墙包括至少三层层叠结构，所述保护层包括至少一层第一绝缘层。
[0012]根据本公开的一些实施例，所述保护层中的第一绝缘层与所述侧墙的层叠结构中的第一绝缘层一一对应连接。
[0013]根据本公开的一些实施例，所述保护层与所述侧墙的连接位置处呈阶梯状。
[0014]根据本公开的一些实施例，每层所述层叠结构中，所述第一绝缘层的厚度小于或等于2纳米；和/或，所述第二绝缘层的厚度小于或等于1纳米。
[0015]根据本公开的一些实施例，每层所述层叠结构中的所述第一绝缘层靠近所述衬底，每层所述层叠结构中所述第二绝缘层远离所述衬底。
[0016]根据本公开的一些实施例，所述第一绝缘层材料与所述第二绝缘层材料的选择刻蚀比的范围为0.8至1.2。
[0017]根据本公开的一些实施例，所述第一绝缘层材料为氧化层，所述第二绝缘层为氮化层。
[0018]根据本公开的一些实施例，所述半导体结构还包括：
[0019]隔离层，所述隔离层覆盖所述保护层和所述侧墙。
[0020]本公开的第二方面提供一种半导体结构的制造方法，所述方法包括：
[0021]提供衬底，在所述衬底上方形成器件结构；
[0022]沉积工艺，在所述器件结构的侧壁和顶面，以及所述衬底的暴露出来的顶面形成层叠结构，所述层叠结构包括第一绝缘层和第二绝缘层，所述第一绝缘层靠近所述衬底，所述第二绝缘层远离所述衬底；刻蚀工艺，去除位于所述器件结构顶面和所述衬底顶面的所述第二绝缘层；
[0023]至少依序进行一次所述沉积工艺和所述刻蚀工艺，位于所述器件结构的侧壁的所述层叠结构被保留，形成具有至少一层层叠结构的侧墙；位于所述器件结构顶面和所述衬底顶面的第一绝缘层被保留，形成保护层。
[0024]根据本公开的一些实施例，多次依序进行所述沉积工艺和所述刻蚀工艺，在所述器件结构的侧壁形成具有至少三层层叠结构的侧墙；在所述器件结构顶面和所述衬底顶面形成具有至少一层第一绝缘层的保护层。
[0025]根据本公开的一些实施例，形成的所述侧墙的顶部和底部均呈阶梯状。
[0026]根据本公开的一些实施例，所述制造方法还包括：
[0027]选择满足预设刻蚀选择比的所述第一绝缘层材料和所述第二绝缘层材料形成所述层叠结构，所述预设刻蚀选择比的范围为0.8至1.2。
[0028]根据本公开的一些实施例，每层所述层叠结构中，所述第一绝缘层的厚度小于或等于2纳米；和/或，所述第二绝缘层的厚度小于或等于1纳米。
[0029]根据本公开的一些实施例，所述第一绝缘层材料为氧化层，所述第二绝缘层为氮化层。
[0030]根据本公开的一些实施例，所述制造方法还包括：
[0031]形成隔离层，所述隔离层覆盖所述保护层和所述侧墙。
[0032]本公开实施例所提供的半导体结构及其制造方法中，通过至少依序进行一次沉积工艺以及刻蚀工艺，以在器件结构的侧壁形成侧墙的同时，还在衬底顶面以及器件结构顶面形成保护层，以在后续工艺中对侧墙进行去除或者减薄时，对衬底的表面以及器件结构的顶面形成保护，在防止在衬底的表面形成凹口的同时，还能够保证器件结构的完整性，提高半导体结构的质量和性能。
[0033]在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
[0034]并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
[0035]图1是根据一示例性实施例示出的半导体结构的结构示意图。
[0036]图2是根据一示例性实施例示出的半导体结构的结构示意图。
[0037]图3是根据一示例性实施例示出的半导体结构的制造方法的流程图。
[0038]图4是根据一示例性实施例示出的半导体结构的制造方法的流程图。
[0039]图5是根据一示例性实施例示出的半导体结构的制造方法的流程图。
[0040]图6是根据一示例性实施例示出的半导体结构的制造方法中提供的衬底的结构示意图。
[0041]图7是根据一示例性实施例示出的半导体结构的制造方法中形成栅极氧化层后的结构示意图。
[0042]图8是根据一示例性实施例示出的半导体结构的制造方法中形成栅极层后的结构示意图。
[0043]图9是根据一示例性实施例示出的半导体结构的制造方法中形成器件结构的结构示意图。
[0044]图10是根据一示例性实施例示出的半导体结构的制造方法中形成第一绝缘层的结构示意图。
[0045]图11是根据一示例性实施例示出的半导体结构的制造方法中形成第一层层叠结构后的结构示意图。
[0046]图12是根据一示例性实施例示出的半导体结构的制造方法中形成隔离层后的结构示意图。
[0047]图13是根据一示例性实施例示出的半导体结构的制造方法中形成第二层层叠结构后的结构示意图。
[0048]图14是根据一示例性实施例示出的半导体结构的制造方法中形成第层叠结构和第二保护层后的结构示意图。
[0049]图15是根据一示例性实施例示出的半导体结构的制造方法中形成第三层层叠结构后的结构示意图。
[0050]图16是根据一示例性实施例示出的半导体结构的制造方法中形成隔离层后的结构示意图。
具体实施方式
[0051]为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：衬底；器件结构，覆盖部分所述衬底的顶面；侧墙，覆盖所述器件结构的侧壁，所述侧墙包括至少一层层叠结构；保护层，覆盖所述器件结构顶面和所述衬底暴露出来的顶面；其中，每层所述层叠结构包括第一绝缘层和第二绝缘层；所述第一绝缘层和所述衬底之间的距离与所述第二绝缘层和所述衬底之间的距离不同。2.根据权利要求1所述的半导体结构，其特征在于，所述侧墙包括至少三层层叠结构，所述保护层包括至少一层第一绝缘层。3.根据权利要求2述的半导体结构，其特征在于，所述保护层中的第一绝缘层与所述侧墙的层叠结构中的第一绝缘层一一对应连接。4.根据权利要求3所述的半导体结构，其特征在于，所述保护层与所述侧墙的连接位置处呈阶梯状。5.根据权利要求1至4任一所述的半导体结构，其特征在于，每层所述层叠结构中，所述第一绝缘层的厚度小于或等于2纳米；和/或，所述第二绝缘层的厚度小于或等于1纳米。6.根据权利要求5所述的半导体结构，其特征在于，每层所述层叠结构中的所述第一绝缘层靠近所述衬底，每层所述层叠结构中所述第二绝缘层远离所述衬底。7.根据权利要求1所述的半导体结构，其特征在于，所述第一绝缘层材料与所述第二绝缘层材料的选择刻蚀比的范围为0.8至1.2。8.根据权利要求7所述的半导体结构，其特征在于，所述第一绝缘层材料为氧化层，所述第二绝缘层为氮化层。9.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：隔离层，所述隔离层覆盖所述保护层和所述侧墙。10.一种半导体结构的制造方法，其特征在于，所述方法包括：提供衬底，在所述衬底上方形成器件结构；沉积工艺...

【专利技术属性】
技术研发人员：沈宇桐，汤继峰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：