一种电连接器的外壳，由多个叠层（１０２）组成。每个叠层限定多个孔（１１４），叠层在堆叠中对齐，这样孔限定了容纳电触点的腔（１１５）。在堆叠中每对相邻叠层之间施加金属结合剂（１３０）。叠层间金属结合剂和叠层反应来形成金属结合区域（１４０）。金属结合区域不含剩余金属结合剂，其中堆叠的叠层形成单块结构（１００）。
【技术实现步骤摘要】
本专利技术涉及一种三维层叠结构，可以用作连接器的外壳。
技术介绍
由于处理器技术的发展，电子器件和元件之间的信号传输率正在增加。随着信号传输率的增加，有效屏蔽连接电子元件的连接器中的信号联系(signal contact)的需求变得更加重要。至少在一些连接器中，例如球栅阵列(BGA)插座，它将微处理器连接到印刷电路板，金属化外壳是有利的。金属化外壳能屏蔽信号联系、防止干扰、也提供比现有典型绝缘连接器中的地线更大的地线通路。通常，通过注模工艺(injection molding)来制造塑料外壳。接着使用多种技术金属化这些外壳。但是，对愈加小型化的连接器来说，制造金属化外壳是存在问题的。薄壁框架趋于脆弱，收缩或处理变化能破坏尺寸规格、平整度要求等等。另外，注模塑料相对于使用的集成电路材料热膨胀系数不匹配，相对于和它一起使用的电路板的热膨胀性质也不匹配。金属和塑料不同的热膨胀率在结构中产生热应力，它可产生稳定性问题。特别的是，在一些表面安装器件，例如BGA接插件中，热应力可对电路板上的焊接头产生消极影响。为了避免注模工艺对更小结构的局限性，有时通过扩散结合工艺把金属叠层结合在一起。但是，只有在真空中，可控的压力条件下，调节温度约为金属特性温度的80％，并经过足够长的时间后才能发生扩散结合，在叠层之间形成固态扩散结合。对大多数应用来说，扩散结合是一项设备强度要求高，耗时长并且昂贵地让人望而却步的工艺，对高产量、低成本的电子元件和连接器来说，它是不可行的。可用于形成导电结构的另一技术是单块聚合材料的金属化。但是，对使用这种材料和方法的连接器来说，达到预期的规格(例如，最小壁厚、腔尺寸、平整度和共面度要求)是非常困难的。粘合剂结合可用于结合薄金属片来构造小结构。但是，粘合剂是典型不导电的，因此影响结构的电学性质。导电粘合剂价格昂贵，并可导致外壳的电学性质产生不合需要的变化。人们需要能避免这些以及其他问题的经济型结构的连接器。
技术实现思路
本专利技术的任务是提出一种能够解决上述一个或多个问题的经济型结构的电连接器。为此，本专利技术提供一种包括多个叠层的电连接器外壳。每个叠层限定多个孔，叠层堆叠对齐，这样，这些孔就限定了用来容纳电触点的腔。在堆叠中的每对相邻叠层之间施加金属结合剂。金属结合剂与叠层反应来在叠层间形成金属间结合区域。金属间结合区域不含剩余的金属结合剂，其中堆叠的叠层形成了一个单块结构。附图说明图1是在制造的第一阶段堆叠的金属叠层结构的分解透视图。图2是图1所示结构在制造的第二阶段的透视图。图3是图1所示结构的局部示意图。图4是图2所示结构的局部剖视图。图5是图1所示结构制造方法的工艺流程图。具体实施例方式图1和2分别是具体的堆叠金属叠层结构100的分解透视图和组装图。下面，结构100特别有利于构造连接器金属外壳将变得明显，更明确的说是可用于界面连接陶瓷微处理器封装和电路板的球栅阵列(BGA)接插件组件。但是，虽然上下文中结构100被描述为BGA接插件，应该理解的是，对此而言，下文所说明的本专利技术的结构和方法并不局限于BGA插座组件的外壳，或甚至于连接器。更确切的说，列举的实施例仅仅是根据专利技术观念在这里形成的导电结构的一个例子。在具体实施例中，结构100由大量分散或单个的金属叠层102构成，金属叠层102依次由导电材料或导电合金利用已知工艺，例如冲压或化学腐蚀制成。在堆叠103中叠层102一片压一片放置。虽然图1中说明了堆叠103中(如图所示)含有十片叠层102，应意识到在更进一步的和/或可供选择的实施例中，可提供更多或更少的叠层102。在说明性实施例中，形成的叠层102具有由对侧边104、对侧边106以及连接侧边104和106成角的角107限定的补充性外围。叠层102足够平整，在堆叠中一片压一片放置，因此在堆叠103中分别限定了基本上连续的面108和110(如图2所示)。侧边104和106中可分别形成周边凹槽111和112来辅助叠层102在堆叠103中对齐。可选择地，叠层102可包括内部对齐特征(例如，狭缝、点、或孔)，这些内部对齐特征不在叠层周边而是位于边104和106之间。在具体实施例中，叠层102也包括接触孔114的阵列，当叠层102堆叠起来时，接触孔114共同限定接触腔115的阵列(如图2所示)。在一实施例中，腔115容纳电触点(未示出)，例如，它通过焊接触点阵列，例如相应于腔115阵列的球栅阵列，将微处理器封装(未示出)的触针电连接到电路板116(图2)上。因此在一个实施例中，叠层102特别适合于构造BGA接插件外壳。叠层，确切的说是孔114，可以调节大小、构造用来限定接触腔115，接触腔115容纳各种触点和/或触点组件，并且，挑选的叠层102可包括不同于其他叠层102的形状、孔或特征，例如，用来限定处理器封装的触针插入到接触腔115中结合时的堵塞或捕捉面。另外，在堆叠103中可提供相对于其他叠层102含有不同尺寸、形状外围周边的叠层来限定，例如，含有第一外围周边的基础部分和含有第二外围周边结构的插座部分。现在明显的是叠层构造的基本形成、选择和堆叠，包括但不局限于已说明的叠层102，提供设计上的巨大灵活性来达到特定目标(例如，最小壁厚、平整度要求等等)，如果不是不可能的话，那是很难用传统方法以成本有效的方式来达到的。在一个实施例中，叠层102由基金属，例如铜制成，垂直于叠层102的平面120测量，叠层102厚度约为0.2mm(0.008英寸)。但是，应意识到的是在可供选择的实施例中，叠层102可采用更大或更小的厚度，此外，可预期的是堆叠103中叠层102的厚度不需要彼此相等。也就是说，一个或更多的叠层102(例如堆叠103中最外面的叠层)可比堆叠103中其他叠层更厚或更薄。此外，应认识到的是，本领域技术人员熟悉的其他材料，包括但不局限于其他基金属，例如铁、钢、铝、锡、铁、镍、钴、钛、锌等等，可替代铜用来制造叠层。如本领域技术人员所知，铜、铁、钢、铝、锡、铁、镍、钴、钛、锌等等的合金也可用来制造叠层102。现在参考图2，堆叠103中的叠层102(如图1所示)通过金属间结合粘合在一起形成单块结构100。金属间结合在较低温度和压力下并且不需要真空即可形成，而扩散结合工艺需要真空，因此金属间结合比其他已知方法，例如扩散结合，更简单，制造结构100的成本更低。叠层102的金属间结合进一步在小尺度上实现了预期的规格(例如最小壁厚、腔尺寸、平整度和共面度要求、以及机械稳定性)，这是其他方法所不能可靠达到的。有利的是，如下所说的制造期间，可稳定可靠地控制结构的电学属性，并且可以避免构造结构100的热应力问题。图3是结构100一部分的局部示意图，它说明了叠层102之间延伸的金属结合剂130。如下所说，金属结合剂130在叠层102之间形成金属间结合，它提高了空间稳定性，来满足结构100的预期规格，甚至是非常小的壁厚，例如叠层102中限定孔105(如图2所示)阵列的区域。如图3所说明的，在堆叠103(如图1和2所示)中每对相邻叠层102之间设置金属结合剂130层，每层金属结合剂130层被相邻的叠层102夹在中间。也就是说，在堆叠103中设置交互排列的叠层102和金属结合剂130的层。在具体实施例中，每层金属结合剂本文档来自技高网...
【技术保护点】
一种电连接器外壳，所述外壳包括多个叠层（１０２），每个叠层限定多个孔（１１４），叠层堆叠对齐，这样，所述孔限定腔（１１５）来容纳电触点，其特征在于：堆叠中每对相邻叠层间施加金属结合剂（１３０），金属结合剂和叠层反应，以在叠层之间形成 金属间结合区域（１４０），金属结合区域中不含剩余金属结合剂，其中堆叠的叠层形成单块结构（１００）。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：罗伯特D希尔蒂，马乔里K迈尔斯，迈克尔F劳布，
申请(专利权)人：泰科电子公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。