具有复合深沟槽隔离结构的集成芯片及其形成方法技术

一种集成芯片，包括：第一图像感测元件及第二图像感测元件，布置在衬底之上。第一微透镜布置在第一图像感测元件之上，且第二微透镜布置在第二图像感测元件之上。复合深沟槽隔离结构布置在第一图像感测元件与第二图像感测元件之间。复合深沟槽隔离结构包括：下部部分，布置在衬底之上；以及上部部分，布置在下部部分之上。下部部分包含第一材料，且上部部分包含具有比第一材料低的反射率的第二材料。含具有比第一材料低的反射率的第二材料。含具有比第一材料低的反射率的第二材料。

【技术实现步骤摘要】
具有复合深沟槽隔离结构的集成芯片及其形成方法


[0001]本专利技术实施例涉及一种具有复合深沟槽隔离结构的集成芯片及其形成方法。

技术介绍

[0002]许多当今的电子器件(例如，数码相机及摄像机)含有图像传感器以将光学图像转换成数字数据。为实现这一目的，图像传感器包括像素区阵列。每一像素区含有被配置成俘获光学信号(例如，光)并将光学信号转换成数字数据(例如，数字图像)的光电二极管。互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)图像传感器(CMOS image sensor，CIS)常常被用在电荷耦合器件(charge
‑
coupled device，CCD)图像传感器上，这是因为CMOS图像传感器具有例如功耗低、数据处理快及制造成本低等许多优点。

技术实现思路

[0003]本专利技术实施例提供一种集成芯片，包括：第一图像感测元件，布置在衬底之上；第一微透镜，布置在第一图像感测元件之上；第二图像感测元件，布置在衬底之上；第二微透镜，布置在第二图像感测元件之上；以及复合深沟槽隔离结构，布置在第一图像感测元件与第二图像感测元件之间。复合深沟槽隔离结构包括：下部部分，布置在衬底之上且包含第一材料，以及上部部分，布置在下部部分之上且包含具有比第一材料低的反射率的第二材料。
[0004]本专利技术实施例提供一种集成芯片，包括：多个图像感测元件，布置在衬底之上；处理电路系统，耦合到多个图像感测元件；微透镜，布置在多个图像感测元件之上；以及复合深沟槽隔离结构，布置在衬底之上，将多个图像感测元件彼此隔开。复合深沟槽隔离结构包括：下部部分，包含具有第一反射率的第一材料，以及上部部分，包含具有小于第一反射率的第二反射率的第二材料，其中复合深沟槽隔离结构的上部部分的最底表面布置在多个图像感测元件的最顶表面下方。
[0005]本专利技术实施例提供一种方法，包括：通过在图像感测材料内形成沟槽而在衬底之上形成图像感测元件；在图像感测元件的外侧壁及上表面上形成阻挡层；在衬底之上形成第一材料以填充图像感测元件之间的沟槽；移除第一材料的上部部分，以在图像感测元件之间形成复合深沟槽隔离结构的下部部分；移除布置在图像感测元件的上表面上的部分阻挡层；在复合深沟槽隔离结构的下部部分之上形成第二材料，以填充沟槽且形成复合深沟槽隔离结构的包含第二材料的上部部分；以及在图像感测元件之上形成微透镜。
附图说明
[0006]结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
[0007]图1示出CMOS图像传感器的一些实施例的剖视图，所述CMOS图像传感器包括多个像素区，其中每一像素区通过复合深沟槽隔离结构间隔开。
[0008]图2示出CMOS图像传感器的一些实施例的俯视图，所述CMOS图像传感器包括通过复合深沟槽隔离结构彼此间隔开的多个像素区。
[0009]图3A示出背照式(backside illumination，BSI)图像传感器的一些实施例的剖视图，所述BSI图像传感器包括布置在内连结构之上的多个像素区，其中每一像素区通过复合深沟槽隔离结构间隔开。
[0010]图3B示出前照式(frontside illumination，FSI)图像传感器的一些实施例的剖视图，所述FSI图像传感器包括布置在衬底之上的多个像素区，其中内连结构布置在图像感测元件之上。
[0011]图4示出包括复合深沟槽隔离结构的BSI图像传感器的一些实施例的剖视图以及进入并行进经过像素区的示例性光路。
[0012]图5示出一些实施例的曲线图，所述曲线图示出复合深沟槽隔离结构的上部部分及下部部分的厚度如何影响进入到BSI图像传感器中的像素区中的光强度及进入到相邻像素区中的光串扰。
[0013]图6到图15示出形成具有布置在像素区之间的复合深沟槽隔离结构的BSI图像传感器的方法的一些实施例，其中复合深沟槽隔离结构包括布置在金属部分之上的介电部分。
[0014]图16示出图6到图15中所示方法的一些实施例的流程图。
具体实施方式
[0015]以下公开内容提供用于实施所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例而非旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参考编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
[0016]此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性阐述语可同样相应地进行解释。
[0017]一种互补金属氧化物半导体(CMOS)图像传感器(CIS)可包括布置在衬底上或衬底内的多个像素区。每一像素区包括图像感测元件(例如光电二极管)，所述图像感测元件被配置成接收包括光子的入射光。一旦接收到光，图像感测元件便被配置成将光转换成电信号，所述电信号由电路系统处理以确定由CIS俘获的图像。在背照式(BSI)CIS中，图像感测元件布置在内连结构之上，使得入射光行进经过图像感测元件，被转换成电信号，并且进入且行进经过内连结构。在前照式(FSI)CIS中，图像感测元件布置在内连结构下方。内连结构可耦合到各种器件(例如，晶体管、处理电路系统、电容器等)以处理电信号。
[0018]像素区可通过深沟槽隔离结构彼此隔开，以提高CIS的量子效率(quantum efficiency，QE)。量子效率(QE)是对由像素区内的图像感测元件产生的电信号有贡献的光子的数目对入射到像素区上的光子的数目的比率。通常，深沟槽隔离结构包含具有低反射率的介电材料，使得入射光不会从深沟槽隔离结构反射出去并离开图像感测元件，甚至远离图像感测元件。然而，对于包含电介质及低反射性材料的深沟槽隔离结构的情况，像素区之间可能出现串扰。当串扰由于光经过深沟槽隔离结构逸出图像感测元件而增加时，对电信号有贡献的光子的数目减少，从而降低像素区的QE。
[0019]本公开的各种实施例涉及一种包括复合深沟槽隔离结构的CMOS图像传感器，所述复合深沟槽隔离结构包括布置在下部部分之上的上部部分，其中相比本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成芯片，包括：第一图像感测元件，布置在衬底之上；第一微透镜，布置在所述第一图像感测元件之上；第二图像感测元件，布置在所述衬底之上；第二微透镜，布置在所述第二图像感测元件之上；以及复合深沟槽隔离结构，布置在所述第一图像感测元件与所述第二图像感测元件之间，且包括：下部部分，布置在所述衬底之上且包含第一材料，以及上部部分，布置在所述下部部分之上且包含具有比所述第一材料低的反射率的第二材料。2.根据权利要求1所述的集成芯片，其中所述下部部分具有第一高度且所述上部部分具有第二高度，其中所述第一图像感测元件具有第三高度，其中所述第一高度与所述第二高度之和约等于所述第三高度，且其中所述第一高度至少是所述第三高度的50％。3.根据权利要求1所述的集成芯片，其中所述第一材料是金属，且其中所述第二材料是介电材料。4.根据权利要求1所述的集成芯片，还包括：阻挡层，直接布置在所述复合深沟槽隔离结构与所述第一图像感测元件及所述第二图像感测元件之间。5.根据权利要求4所述的集成芯片，其中所述阻挡层还直接布置在所述复合深沟槽隔离结构的所述上部部分与所述下部部分之间。6.一种集成芯片，包括：多个图像感测元件，布置在衬底之上；处理电路系统，耦合到所述多个图像感测元件；微透镜，布置在所述多个图像感测元件之上；以及复合深沟槽隔离结构，布置在所述衬底之上，将所述多个图...

【专利技术属性】
技术研发人员：杨哲维，李升展，曹淳凯，施志承，陈升照，蔡正原，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：