本发明专利技术涉及一种制备含以铜填充的微通孔的高密度互连印刷电路板(HDI PCB)的方法。所述方法包括以下步骤：a1)提供多层衬底，所述多层衬底包括(i)导电夹层的堆叠组合件，其嵌入于具有外围表面的两个绝缘层之间，(ii)覆盖层，其覆盖所述多层衬底的所述外围表面，及(iii)微通孔，其从所述多层衬底的所述外围表面延伸穿过所述覆盖层且终止于所述导电夹层上；b1)将导电层沉积于所述覆盖层上及所述微通孔的内表面上；或a2)提供多层衬底，所述多层衬底包括(i)导电夹层的堆叠组合件，其嵌入于具有外围表面的两个绝缘层之间，(ii)微通孔，其从所述多层衬底的所述外围表面延伸且终止于所述导电夹层上；b2)将导电层沉积于所述多层衬底的所述外围表面上及所述微通孔的内表面上；及c)将铜填充层电沉积于所述微通孔中及将第一铜层电沉积于所述导电层上，其中所述第一铜层的厚度是从0.1到3μm，且其中所述铜填充层及所述第一铜层一起形成平坦表面。充层及所述第一铜层一起形成平坦表面。充层及所述第一铜层一起形成平坦表面。
【技术实现步骤摘要】
【国外来华专利技术】制备含以铜填充的微通孔的高密度互连印刷电路板的方法
[0001]本专利技术涉及高密度互连印刷电路板(HDI PCB)的制造序列及一种通过所述制造序列获得的高密度互连印刷电路板。
技术介绍
[0002]目前，高密度互连印刷电路板(HDI PCB)通过例如消减工艺、半加成工艺(SAP)、经修改半加成工艺(mSAP)或高级经修改半加成工艺(amSAP)的方法制造。特定来说，mSAP及amSAP为制造下一代HDI PCB提供有希望的变化，允许超精细微通孔结构、≤30μm的线/空间宽(L/S)且因此提供更高复杂度的互连。
[0003]常规mSAP序列开始于铜包覆衬底，其中铜覆盖层可为3到9μm厚且衬底包含单面或双面盲微通孔(BMV)。工艺的第一步骤是铜的无电式沉积，将薄金属晶种层(0.35到0.6μm)分布于铜包覆衬底的外围表面及微通孔的内表面上以便为后续电沉积步骤提供导电基底。约3μm闪铜的后续电沉积构成第一铜层且导致部分填充微通孔。在下一步骤中层压图案化干薄膜(掩模)界定线图案的负片(导电迹线)；即，图案化干薄膜界定最终PCB的导电迹线之间的间隔区域。在以下步骤中，使用特定微通孔填充电解质在第二电沉积步骤中处理衬底。然而，干薄膜的后续移除显示，在之前步骤中使用此类特定电解质将在微通孔衬垫(微通孔的外端)与图案化铜表面之间产生不利的铜厚度变化，此又导致后续蚀刻步骤中的难度。最后，迹线间分离将通过完全蚀刻第一铜层及第二铜层以及之前通过干薄膜界定的区域中的晶种及覆盖层而实现。
[0004]US 2007/0163887 A1描述一种制造电路载体的方法，其包括：在提供印刷电路板之后，在电路板的至少一个侧上用电介质涂布电路；使用激光消融结构化电介质以在其中用于产生沟槽及通孔。接着，将底漆层沉积于电介质上，沉积于电介质的整个表面上或仅沉积于所产生沟槽及通孔中。将金属层沉积于底漆层上，其中沟槽及通孔用金属完全填充以用于在其中形成导体结构。最后，在底漆层沉积于电介质的整个表面上时，移除过量金属及底漆层，直到电介质曝露，其中导体结构保持完整。
[0005]由于归因于不断减小迹线宽度的固定需求而使L/S分离减小，因此移除过量铜变为越加复杂的问题。特定来说，形成具有不均匀铜层表面的厚铜层是有问题的。由于始终存在“过度蚀刻”以便适应镀铜厚度变化且确保清楚的迹线间分离(其中迹线<30μm)的趋势，因此存在不可接受的宽度减小及底切的严重风险。因此，铜层的层厚度的减小以及厚度变化的降低是本专利技术的预期目标，以便降低蚀刻工艺期间的上文提及的风险。
技术实现思路
[0006]本专利技术涉及一种制造具有以电镀铜填充的微通孔的高密度互连印刷电路板的工艺。
[0007]本公开的实施例寻求在至少某种程度上解决现有技术中现存的至少一个问题。
[0008]根据本公开的第一方面，提供根据技术方案1所述的制备包含以铜填充的微通孔
的高密度互连印刷电路板(HDI PCB)的方法。所述方法包括以下步骤：
[0009]a1)提供多层衬底，其包括
[0010](i)导电夹层的堆叠组合件，其嵌入于具有外围表面的两个绝缘层之间，
[0011](ii)覆盖层，其覆盖所述多层衬底的所述绝缘层的所述外围表面，及
[0012](iii)微通孔，其从所述多层衬底的所述外围表面延伸穿过所述覆盖层且终止于所述导电夹层上；
[0013]b1)将导电层沉积于所述覆盖层上及所述微通孔的内表面上；或
[0014]a2)提供多层衬底，其包括
[0015](i)导电夹层的堆叠组合件，其嵌入于具有外围表面的两个绝缘层之间，
[0016](ii)微通孔，其从所述多层衬底的所述绝缘层的所述外围表面延伸且终止于所述导电夹层上；
[0017]b2)将导电层沉积于所述多层衬底的所述绝缘层的所述外围表面上及所述微通孔的内表面上；
[0018]及
[0019]c)将铜填充层电沉积于所述微通孔中及将第一铜层电沉积于所述导电层上，其中所述第一铜层的厚度从0.1到3μm，且其中所述铜填充层及所述第一铜层一起形成平坦表面。
[0020]凭借本专利技术，实现所述所形成铜层的所述层厚度的减小以及厚度变化减少，其中在后续蚀刻工艺期间的上文提及的风险降低。此可实现，因为在所述绝缘层内仅形成微通孔，而不形成沟槽。或换句话说，根据技术方案1、步骤a1)iii)，仅微通孔从所述多层衬底的所述外围表面延伸穿过所述导电覆盖层且终止于所述导电夹层上，其中无待填充的其它结构(如沟槽)从所述多层衬底的所述外围表面延伸穿过所述导电覆盖层及绝缘层。此还适用于技术方案1、步骤a2)ii)，仅微通孔从所述多层衬底的所述绝缘层的所述外围表面延伸且终止于所述导电夹层上，其中无待填充的其它结构(如沟槽)从所述多层衬底的所述绝缘层的所述外围表面延伸。
[0021]填充这些微通孔且在整个衬底上方形成均匀铜层。随后，可图案化所述铜层以便在所述绝缘层上形成导电线。
[0022]根据本专利技术的另一方面，提供一种包含以铜填充的微通孔的高密度互连印刷电路板(HDI PCB)，其中通过上文描述的方法获得所述HDI PCB。
[0023]可从附属技术方案或以下描述获悉本专利技术的另外方面。
附图说明
[0024]所属领域的一般技术人员将通过参考附图详细描述示范性实施例而了解特征，在附图中：
[0025]图1说明包含根据本专利技术的第一实施例的方法的每一步骤a1)到g1)的横截面图的示意性序列。
[0026]图2说明包含根据本专利技术的第二实施例的方法的每一步骤a2)到g2)的横截面图的示意性序列。
具体实施方式
[0027]现将详细参考实施例，附图中说明所述实施例的实例。示范性实施例的效应及特征以及其实施方法将参考附图进行描述。在附图中，相同元件符号表示相同元件，且省略冗余描述。如本文中使用，术语“及/或”包含一或多个相关联列出项目的任何及所有组合。此外，当描述本专利技术的实施例时使用“可”为指“本专利技术的一或多个实施例”。
[0028]在本专利技术的实施例的以下描述中，单数形式的项目可包含复数形式，除非上下文中另有清楚指示。
[0029]在图式中，元件的大小可出于清晰的目的而被放大。例如，在图式中，每一元件的大小或厚度可出于说明性目的任意展示，且因此，本专利技术的实施例不应视为限制于此。
[0030]本专利技术概念及实现其的方法的特征可参考实施例的以下实施方式及附图更轻易理解。在下文中，实例实施例将参考附图更详细描述，其中在全文中相同元件符号是指相同元件。然而，本专利技术可以各种不同形式体现，且不应被解释为仅限于本文中说明的实施例。更确切的说，这些实施例经提供为实例使得本公开将是透彻及完整的，且将本专利技术的方面及特征充分传达给所属领域的技术人员。因此，可不描述对使所属领域的一般技术人员完全理解本公开的方面及特征所必要的工艺、元件及技术。
[0031]如本文使用，术语“基本上”、“大约”及类似术语本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种制备含以铜填充的微通孔的高密度互连印刷电路板(HDI PCB)的方法，所述方法包括以下步骤：a1)提供多层衬底(10)，其包括(i)导电夹层(14)的堆叠组合件，其嵌入于具有外围表面的两个绝缘层(12)之间，(ii)导电覆盖层(16、16a、16b)，其覆盖所述多层衬底(10)的所述绝缘层(12)的所述外围表面，及(iii)微通孔(20)，其从所述多层衬底(10)的所述外围表面延伸穿过所述导电覆盖层(16、16a、16b)且终止于所述导电夹层(14)上；b1)将导电层(30)沉积于所述覆盖层(16a、16b)上及所述微通孔(20)的内表面上；或a2)提供多层衬底(10)，其包括(i)导电夹层(14)的堆叠组合件，其嵌入于具有外围表面的两个绝缘层(12)之间，(ii)微通孔(20)，其从所述多层衬底(10)的所述绝缘层(12)的所述外围表面延伸且终止于所述导电夹层(14)上；b2)将导电层(30)沉积于所述多层衬底(10)的所述绝缘层(12)的所述外围表面上及所述微通孔(20)的内表面上；及c)将铜填充层(42)电沉积于所述微通孔(20)中及将第一铜层(40)电沉积于所述导电层(30)上，其中所述第一铜层(40)的厚度是从0.1到3μm，且其中所述铜填充层(42)及所述第一铜层(40)一起形成平坦表面(32)。2.根据权利要求1所述的方法，其进一步包括在步骤c)之后：d)在所述第一铜层(40)上形成图案化遮蔽薄膜(50)；e)将第二铜层(60)电沉积于未被所述图案化遮蔽薄膜(50)覆盖的区域中；及f)移除所述图案化遮蔽薄膜(50)。3.根据权利要求2所述的方法，其进一步包括在步骤f)之后：g1)蚀刻a1)及b1)下提供的所述经处理多层衬底(10)的所述外围表面达足以完全移除由步骤d)中的所述遮蔽薄膜(50)覆盖的所述区域中的所述第一铜层(40)、所述导电层(30)及所述导电覆盖层(16、16a、16b)的蚀刻时间；或g2)蚀刻a2)及b2)下提供的所述经处理多层衬底(10)的所述外围表面达足以完全移除由步骤d)中的所述遮蔽薄膜(50)覆盖的所述区域中的所述第一铜层(40)及所述导电层(30)的蚀刻时间。4.根据前述权利要求中任一权利要求所述的方法，其中步骤b1)的所述导电层(30)是包括铜或铂的导电层(30)。5.根据前述权利要求中任一权利要求所述的方法，其中步骤b2)的所述导电非金属层(30)是有机导电层(30)、碳基材料层或导电金属氧化物层(30)。6.根据前述权利要求中任一权利要求所述的方法，其中电沉积铜以在所述微通孔(20)中形成所述铜填充层(42)且在所述导电层(30)上形成所述第一铜层(40)的步骤c)包含将所述多层衬底(10)沉浸于电解铜镀系统中的电解浴液中，其中所述导电层(30)作为阴极连接，所述镀敷系统进一步包括不溶性尺寸稳定阳极及铜金属源，其中所述电解浴液包括酸、铜离子源、Fe
【专利技术属性】
技术研发人员：B，
申请(专利权)人：德国艾托特克有限两合公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。