记忆体测试电路及其测试方法技术

本申请提供一种记忆体测试电路及其测试方法。本申请提供的记忆体测试电路，在字线驱动电路的放电端与负偏压信号端之间连接开关控制电路，用于输入触发信号，以使待测电路中字线信号端的电位满足预设电位悬空范围。然后通过在预设时长内检测待测电路中存储信号的当前电平状态与初始电平状态是否一致，判断待测电路的字线信号端与位线信号端之间是否存在漏电行为，其中，待测电路为单个记忆体中对应的电路。从而，通过开关控制电路检测出待测电路的字线信号端与位线信号端之间的漏电行为，进而侦测出异常记忆体。本申请提供的记忆体测试电路结构简单，测试方法容易实现，为侦测存在漏电行为的异常记忆体提供了一种有利解决方案。解决方案。解决方案。

【技术实现步骤摘要】
记忆体测试电路及其测试方法


[0001]本申请涉及计算机
，尤其涉及一种记忆体测试电路及其测试方法。

技术介绍

[0002]动态随机存取记忆体作为一种存储器，根据其存储数据的特点分为固定不可擦的存储器和易失性存储器。固定不可擦的存储器上所存储的信息一旦固化，则会始终存在的，一般用户无法自行修改。相反地，易失性存储器用于存储用户在使用过程中所产生的临时性信息，一旦关机，存储在存储器上的信息则会相应消失。而不论是哪一种存储器，在计算机领域的应用都不可或缺。
[0003]然而，在制备记忆体的过程中，由于工艺方面存在的一些不可控因素，例如在生产过程中温湿度问题，或是工艺异常导致字线及位线短接等等，会造成所制备的字线信号端与位线信号端之间出现漏电行为。在记忆体的正常使用过程中，这种漏电行为会阻止数据的正常写入和读出，对其正常运行造成极大危害。

技术实现思路

[0004]本申请提供一种记忆体测试电路及其测试方法，用于侦测由于制备工艺缺陷造成单个记忆体的字线信号端与位线信号端之间存在漏电行为的技术问题。
[0005]第一方面，本申请提供一种记忆体测试电路，包括：
[0006]开关控制电路，用于输入触发信号，以触发待测电路中字线信号端的电位满足预设电位悬空范围；
[0007]其中，所述开关控制电路连接于字线驱动电路的放电端与负偏压信号端之间，所述待测电路为单个记忆体中对应的电路。
[0008]在一种可能的设计中，所述开关控制电路包括：信号输入电路和晶体管；
[0009]所述晶体管的第一端与所述放电端连接，所述晶体管的第二端与所述负偏压信号端连接，所述晶体管的控制端与所述信号输入电路的输出端连接。
[0010]在一种可能的设计中，若所述信号输入电路为与非门元件，所述与非门元件的输出端与所述晶体管的所述控制端连接，所述与非门元件的第一输入端用于输入地址信号，所述与非门元件的第二输入端用于输入所述触发信号；或者
[0011]若所述信号输入电路为反相器，所述反相器的输出端与所述晶体管的所述控制端连接，所述反相器的输入端用于输入所述触发信号。
[0012]在一种可能的设计中，所述晶体管为NMOS晶体管。
[0013]在一种可能的设计中，所述字线驱动电路的驱动信号输出端与所述待测电路的所述字线信号端连接，所述负偏压信号端与所述待测电路中晶体管的控制端连接，所述字线驱动电路用于为所述待测电路提供驱动信号。
[0014]在一种可能的设计中，所述字线驱动电路，还包括：
[0015]PMOS晶体管，所述PMOS晶体管的第一端与第一字线选择信号端连接，所述PMOS晶
体管的第二端与所述驱动信号输出端连接，所述PMOS晶体管的控制端与所述驱动信号输入端连接；
[0016]第一NMOS晶体管，所述第一NMOS晶体管的第一端与所述驱动信号输出端连接，所述第一NMOS晶体管的第二端与所述放电端连接，所述第一NMOS晶体管的控制端与所述驱动信号输入端连接；
[0017]第二NMOS晶体管，所述第二NMOS晶体管的第一端与所述放电端连接，所述第二NMOS晶体管的第二端与所述字线信号端连接，所述第二NMOS晶体管的控制端与第二字线选择信号端连接。
[0018]在一种可能的设计中，所述待测电路还包括：电容器；
[0019]所述电容器的第一端与所述待测电路中所述晶体管的第一端连接，所述电容器的第二端接地；
[0020]其中，所述待测电路中的所述晶体管的第二端与位线信号端连接，所述待测电路中的所述晶体管的控制端与所述字线信号端连接。
[0021]第二方面，本申请提供一种记忆体测试方法，应用于第一方面及第一方面的可选方案涉及的任意一种记忆体测试电路，所述方法包括：
[0022]初始化待测电路，以使所述待测电路的存储信号以及位线信号端的电压值满足预设测试条件，所述待测电路为单个记忆体中对应的电路；
[0023]通过开关控制电路输入触发信号，以触发待测电路中字线信号端的电位满足预设电位悬空范围；
[0024]若在预设时长内检测到所述存储信号的当前电平状态与初始电平状态不一致，则判定所述待测电路中的所述字线信号端与所述位线信号端之间存在漏电行为。
[0025]在一种可能的设计中，若在所述预设时长内检测到所述当前电平状态与所述初始电平状态一致，则判定所述字信号端与所述位线信号端之间不存在漏电行为。
[0026]在一种可能的设计中，所述初始化待测电路，以使所述待测电路的存储信号以及位线信号端的电压值满足预设测试条件，包括：
[0027]初始化所述存储信号，以使所述存储信号的所述初始电平状态为低电平或高电平；
[0028]通过预充电电路对所述待测电路进行预充电，以使所述位线信号端的电压值满足预设电压值；
[0029]所述预设测试条件包括所述初始电平状态以及所述预设电压值。
[0030]在一种可能的设计中，所述开关控制电路包括信号输入电路和晶体管；
[0031]所述通过开关控制电路输入触发信号，以触发待测电路中字线信号端的电位满足预设电位悬空范围，包括：
[0032]通过所述信号输入电路输入所述触发信号，以使所述晶体管处于关闭状态。
[0033]在一种可能的设计中，若所述信号输入电路为与非门元件，通过所述与非门元件的第一输入端输入高电平的地址信号，通过所述与非门的第二输入端输入所述触发信号；或者
[0034]若所述信号输入电路为反相器，通过所述反相器的输入端输入所述触发信号。
[0035]在一种可能的设计中，所述触发信号为高电平。
[0036]本申请提供的记忆体测试电路及其测试方法，在字线驱动电路的放电端与负偏压信号端之间连接开关控制电路，该开关控制电路用于输入触发信号，以触发待测电路中字线信号端的电位，使其满足预设电位悬空范围，若在预设时长内检测到待测电路中存储信号的当前电平状态与初始电平状态不一致，则判定待测电路的字线信号端与位线信号端之间存在漏电行为，其中，待测电路为单个记忆体中对应的电路。从而，通过开关控制电路判断出待测电路的字线信号端与位线信号端之间的漏电行为，进而侦测出异常记忆体。本申请提供的记忆体测试电路结构简单，测试方法容易实现，为侦测存在漏电行为的异常记忆体提供了一种有利解决方案。
附图说明
[0037]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0038]图1为本申请实施例提供的一种应用场景示意图；
[0039]图2为本申请实施例提供的一种记忆体测试电路的结构示意图；
[0040]图3为本申请实施例提供的另一种记忆体测试电路的结构示意图；
[0041]图本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种记忆体测试电路，其特征在于，包括：开关控制电路，用于输入触发信号，以触发待测电路中字线信号端的电位满足预设电位悬空范围；其中，所述开关控制电路连接于字线驱动电路的放电端与负偏压信号端之间，所述待测电路为单个记忆体中对应的电路。2.根据权利要求1所述的记忆体测试电路，其特征在于，所述开关控制电路包括：信号输入电路和晶体管；所述晶体管的第一端与所述放电端连接，所述晶体管的第二端与所述负偏压信号端连接，所述晶体管的控制端与所述信号输入电路的输出端连接。3.根据权利要求2所述的记忆体测试电路，其特征在于，若所述信号输入电路为与非门元件，所述与非门元件的输出端与所述晶体管的所述控制端连接，所述与非门元件的第一输入端用于输入地址信号，所述与非门元件的第二输入端用于输入所述触发信号；或者若所述信号输入电路为反相器，所述反相器的输出端与所述晶体管的所述控制端连接，所述反相器的输入端用于输入所述触发信号。4.根据权利要求2或3所述的记忆体测试电路，其特征在于，所述晶体管为NMOS晶体管。5.根据权利要求4所述的记忆体测试电路，其特征在于，所述字线驱动电路的驱动信号输出端与所述待测电路的所述字线信号端连接，所述负偏压信号端与所述待测电路中晶体管的控制端连接，所述字线驱动电路用于为所述待测电路提供驱动信号。6.根据权利要求5所述的记忆体测试电路，其特征在于，所述字线驱动电路，还包括：PMOS晶体管，所述PMOS晶体管的第一端与第一字线选择信号端连接，所述PMOS晶体管的第二端与所述驱动信号输出端连接，所述PMOS晶体管的控制端与所述驱动信号输入端连接；第一NMOS晶体管，所述第一NMOS晶体管的第一端与所述驱动信号输出端连接，所述第一NMOS晶体管的第二端与所述放电端连接，所述第一NMOS晶体管的控制端与所述驱动信号输入端连接；第二NMOS晶体管，所述第二NMOS晶体管的第一端与所述放电端连接，所述第二NMOS晶体管的第二端与所述字线信号端连接，所述第二NMOS晶体管的控制端与第二字线选择信号端连接。7.根据权利要求6所述的记忆体测试电路，其特征在于，所述待测电路还包括...

【专利技术属性】
技术研发人员：杨正杰，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：