半导体装置制造方法及图纸

抑制了信号质量降低。半导体装置具备：布线基板，包括第一至第三接合焊盘；芯片层叠体，包含阶梯地层叠于布线基板之上的多个半导体芯片，半导体芯片分别具有第一、第二及第三连接焊盘，多个第一至第三连接焊盘分布经由多个第一至第三接合线而串联连接并且分布与第一至第三接合焊盘串联连接由此形成第一至第三传输路径；以及至少一个终端电阻，从由与第一及第二传输路径连接的第一终端电阻以及与第一及第三传输路径连接的第二终端电阻构成的组中选择，并且设置于芯片层叠体之上。并且设置于芯片层叠体之上。并且设置于芯片层叠体之上。

【技术实现步骤摘要】
半导体装置
[0001]相关申请的引用
[0002]本申请以由2020年9月9日申请的在先的日本国专利申请第2020
‑
151299带来的优先权的利益为基础，并且要求该优先权的利益，在先申请的内容整体通过引用而包含于此。


[0003]本专利技术的实施方式涉及半导体装置。

技术介绍

[0004]大规模集成电路(LSI)等半导体装置具备芯片层叠体，该芯片层叠体具有层叠于布线基板上的多个半导体芯片。芯片层叠体通过接合线与布线基板电连接。

技术实现思路

[0005]一个实施方式提供抑制了信号质量降低的半导体装置。
[0006]实施方式的半导体装置具备：布线基板，包含与信号端子电连接的第一接合焊盘、与电源端子电连接的第二接合焊盘及与接地端子电连接的第三接合焊盘；芯片层叠体，包含阶梯地层叠于布线基板之上的多个半导体芯片，半导体芯片分别具有第一连接焊盘、第二连接焊盘及第三连接焊盘，多个第一连接焊盘经由多个第一接合线而串联连接并且与第一接合焊盘串联连接由此形成第一传输路径，多个第二连接焊盘经由多个第二接本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，具备：布线基板，包括：第一接合焊盘，与信号端子电连接；第二接合焊盘，与电源端子电连接；以及第三接合焊盘，与接地端子电连接；芯片层叠体，包括阶梯地层叠于所述布线基板之上的多个半导体芯片，所述半导体芯片各自具有第一连接焊盘、第二连接焊盘及第三连接焊盘，多个所述第一连接焊盘经由多个第一接合线而串联连接并且与所述第一接合焊盘串联连接，由此形成第一传输路径，多个所述第二连接焊盘经由多个第二接合线而串联连接并且与所述第二接合焊盘串联连接，由此形成第二传输路径，多个所述第三连接焊盘经由多个第三接合线而串联连接并且与所述第三接合焊盘串联连接，由此形成第三传输路径；以及至少一个终端电阻，是从由与所述第一传输路径及所述第二传输路径连接的第一终端电阻以及与所述第一传输路径及所述第三传输路径连接的第二终端电阻构成的组中选择的电阻，并且设置于所述芯片层叠体之上。2.根据权利要求1所述的半导体装置，其中，所述第一终端电阻的电阻值与所述第一传输路径的特性阻抗相匹配，所述第二终端电阻的电阻值与所述第一...

【专利技术属性】
技术研发人员：大塚靖夫，
申请(专利权)人：铠侠股份有限公司，
类型：发明
国别省市：