半导体装置以及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种能够抑制电容绝缘膜的耐压降低并且抑制与施加电压相应的沟槽电容器的电容变动的半导体装置。该半导体装置具有：半导体基板；掺杂有杂质的半导体膜，形成为覆盖沟槽的内壁表面且从内壁表面连续地沿半导体基板的一个面延伸，其中，上述沟槽形成为从半导体基板的一个面向内部延长；对置电极，具有第一部分和第二部分，其中，上述第一部分设置在隔着半导体膜与半导体基板对置的位置，且沿半导体基板的一个面延伸，上述第二部分从第一部分连续地以填充沟槽的方式延伸；以及绝缘膜，将半导体膜与对置电极绝缘。将半导体膜与对置电极绝缘。将半导体膜与对置电极绝缘。

【技术实现步骤摘要】
半导体装置以及半导体装置的制造方法


[0001]本专利技术涉及半导体装置以及半导体装置的制造方法。

技术介绍

[0002]随着半导体制造技术的提高，在电路内的每单位面积(单位信息投影面积)搭载更多且高性能的元件的高密度化正在发展。在用于半导体存储器等的电容器元件中，已知有通过在半导体基板形成槽形状(沟槽)，并进行三维结构化来增大表面积，从而提高每单位面积的电容密度的方法(例如，专利文献1、专利文献2)。
[0003]专利文献1：日本特开2009
‑
141307号公报
[0004]专利文献2：日本特开2005
‑
142549号公报
[0005]在形成半导体基板的槽形状(沟槽)时，一般使用干式蚀刻的方法。在干式蚀刻中，设法使沟槽的侧壁尽可能平滑。但是，侧壁的表面未必是完全平滑的状态，存在产生被识别为表面粗糙的等级的微小凹凸的情况。
[0006]当在形成有这样微小凹凸的沟槽的侧壁直接形成了构成沟槽电容器的电容绝缘膜的情况下，由于绝缘膜的成膜特性，在微小的凹凸结构的锐角形状的部分产生电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，其特征在于，具有：半导体基板；掺杂有杂质的半导体膜，形成为覆盖沟槽的内壁表面且从上述内壁表面连续地沿上述半导体基板的一个面延伸，其中，上述沟槽形成为从上述半导体基板的上述一个面向内部延长；对置电极，具有第一部分和第二部分，其中，上述第一部分设置在隔着上述半导体膜与上述半导体基板对置的位置，且沿上述半导体基板的上述一个面延伸，上述第二部分从上述第一部分连续地以填充上述沟槽的方式延伸；以及绝缘膜，将上述半导体膜与上述对置电极绝缘。2.根据权利要求1所述的半导体装置，其特征在于，上述半导体膜是使用减压CVD法形成的多晶硅膜。3.根据权利要求1或2所述的半导体装置，其特征在于，上述半导体膜是通过对在上述沟槽的内壁表面依次形成掺杂有杂质的第一多晶硅膜和无掺杂的第二多晶硅膜而成的结构进行热退火处理而形成的。4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，上述沟槽...

【专利技术属性】
技术研发人员：柴田宽，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：